基于FPGA的北斗接收机基带处理设计与仿真
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 绪论 | 第11-18页 |
| 1.1 研究背景 | 第11-15页 |
| 1.2 国内外研究现状 | 第15-17页 |
| 1.3 论文研究内容 | 第17-18页 |
| 2 北斗信号捕获和跟踪研究 | 第18-39页 |
| 2.1 北斗接收机系统概述 | 第18页 |
| 2.2 北斗信号捕获 | 第18-26页 |
| 2.2.1 基于时域的串行滑动相关捕获法 | 第20-24页 |
| 2.2.2 并行频率搜索捕获法 | 第24-25页 |
| 2.2.3 并行码相位搜索捕获法 | 第25-26页 |
| 2.3 北斗信号跟踪 | 第26-38页 |
| 2.3.1 锁相环原理 | 第27-32页 |
| 2.3.2 载波跟踪环 | 第32-34页 |
| 2.3.3 码跟踪环 | 第34-36页 |
| 2.3.4 跟踪环 | 第36-37页 |
| 2.3.5 高动态跟踪方法 | 第37-38页 |
| 2.4 本章小结 | 第38-39页 |
| 3 北斗接收机基带处理的设计 | 第39-60页 |
| 3.1 验证平台 | 第39-47页 |
| 3.1.1 射频前端 | 第39-42页 |
| 3.1.2 FPGA和ARM的功能划分 | 第42-44页 |
| 3.1.3 定位解算 | 第44-47页 |
| 3.2 基带处理的 FPGA 设计 | 第47-59页 |
| 3.2.1 载波生成模块 | 第48-53页 |
| 3.2.2 码NCO | 第53-54页 |
| 3.2.3 码生成模块 | 第54-59页 |
| 3.3 本章小结 | 第59-60页 |
| 4 北斗接收机基带处理的仿真 | 第60-67页 |
| 4.1 仿真环境 | 第60页 |
| 4.2 载波NCO的仿真 | 第60-62页 |
| 4.3 载波生成模块的仿真 | 第62-63页 |
| 4.4 码NCO的仿真 | 第63页 |
| 4.5 码发生器的仿真 | 第63-64页 |
| 4.6 码生成模块的仿真 | 第64-66页 |
| 4.7 本章小结 | 第66-67页 |
| 5 总结 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第70-72页 |
| 学位论文数据集 | 第72页 |
