| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究工作的背景和意义 | 第10-12页 |
| 1.2 国内外研究现状以及不足 | 第12-14页 |
| 1.3 论文主要研究内容 | 第14-15页 |
| 第二章 安全概略相关设计理论 | 第15-29页 |
| 2.1 安全概略定义 | 第15页 |
| 2.2 三种主流的安全概略 | 第15-18页 |
| 2.2.1 Syndrome安全概略 | 第16页 |
| 2.2.2 Code-offset安全概略 | 第16-17页 |
| 2.2.3 Index-basedsyndrome-ECC安全概略 | 第17-18页 |
| 2.3 安全概略的安全性分析 | 第18-23页 |
| 2.3.1 Syndrome安全概略的安全性 | 第19-20页 |
| 2.3.2 Code-offset安全概略的安全性 | 第20-23页 |
| 2.4 安全概略的硬件安全性 | 第23-28页 |
| 2.4.1 边信道攻击 | 第23-24页 |
| 2.4.2 边信道攻击防御 | 第24-28页 |
| 2.5 安全概略设计总结 | 第28-29页 |
| 第三章 物理不可克隆函数模型及纠错编码 | 第29-45页 |
| 3.1 物理不可克隆函数模型 | 第29-34页 |
| 3.1.1 SRAM物理不可克隆函数原理 | 第29-30页 |
| 3.1.2 物理不可克隆函数不稳定性 | 第30-31页 |
| 3.1.3 物理不可克隆函数误比特率模型 | 第31-32页 |
| 3.1.4 物理不可克隆函数上的预选择策略 | 第32-34页 |
| 3.2 物理不可克隆函数上的纠错编码 | 第34-44页 |
| 3.2.1 简单纠错编码 | 第34-39页 |
| 3.2.2 复杂纠错编码 | 第39-42页 |
| 3.2.3 纠错编码的仿真 | 第42-44页 |
| 3.3 本章小结 | 第44-45页 |
| 第四章 安全概略结构设计与仿真 | 第45-60页 |
| 4.1 Code-offset安全概略的设计 | 第45-51页 |
| 4.1.1 纠偏算法介绍 | 第45-46页 |
| 4.1.2 冯诺依曼算法改进 | 第46-50页 |
| 4.1.3 NIST随机数测试 | 第50-51页 |
| 4.2 Index-basedsyndrome-ECC安全概略的设计 | 第51-55页 |
| 4.2.1 Index-basedsyndrome-ECC结构分析 | 第52页 |
| 4.2.2 增大映射表 | 第52-53页 |
| 4.2.3 码字存储位置变化 | 第53-55页 |
| 4.3 软件仿真 | 第55-59页 |
| 4.3.1 仿真条件 | 第55-58页 |
| 4.3.2 仿真结果 | 第58-59页 |
| 4.4 本章小结 | 第59-60页 |
| 第五章 安全概略硬件实现 | 第60-71页 |
| 5.1 安全概略的功耗分析攻击 | 第60-63页 |
| 5.1.1 SPA攻击原理 | 第60页 |
| 5.1.2 DPA攻击原理 | 第60-63页 |
| 5.2 安全概略的功耗分析攻击的防御 | 第63-65页 |
| 5.2.1 四阶段双轨预充电逻辑 | 第63-64页 |
| 5.2.2 四阶段双轨预充电逻辑仿真 | 第64-65页 |
| 5.3 安全概略防御功耗分析攻击的电路设计 | 第65-69页 |
| 5.3.1 时钟生成器仿真 | 第66页 |
| 5.3.2 BCH编码电路仿真 | 第66页 |
| 5.3.3 BCH译码电路仿真 | 第66-67页 |
| 5.3.4 Layout设计 | 第67-69页 |
| 5.4 测试以及结果 | 第69-70页 |
| 5.4.1 测试条件 | 第69-70页 |
| 5.4.2 测试结果 | 第70页 |
| 5.5 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-72页 |
| 6.1 总结 | 第71页 |
| 6.2 展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 攻读硕士学位期间取得的成果 | 第76页 |
