CPU/GPU异构多核虚拟执行环境框架的设计与实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 插图索引 | 第12-13页 |
| 表格索引 | 第13-14页 |
| 第一章 绪论 | 第14-23页 |
| 1.1 研究背景 | 第14-16页 |
| 1.2 国内外研究现状 | 第16-19页 |
| 1.2.1 二进制翻译 | 第16-18页 |
| 1.2.2 异构多核架构 | 第18页 |
| 1.2.3 代码划分问题 | 第18-19页 |
| 1.2.4 串行代码并行化 | 第19页 |
| 1.3 论文的主要工作 | 第19-21页 |
| 1.4 论文结构 | 第21-23页 |
| 第二章 二进制翻译简介 | 第23-36页 |
| 2.1 二进制翻译技术概述 | 第23页 |
| 2.2 二进制翻译技术分类 | 第23-27页 |
| 2.2.1 解释执行 | 第24页 |
| 2.2.2 静态二进制翻译 | 第24-25页 |
| 2.2.3 动态二进制翻译 | 第25-27页 |
| 2.2.4 三种二进制翻译技术的比较 | 第27页 |
| 2.3 基础研究平台Crossbit | 第27-35页 |
| 2.3.1 Crossbit概述 | 第27-28页 |
| 2.3.2 Crossbit系统框架 | 第28-30页 |
| 2.3.3 Crossbit中间指令 | 第30-34页 |
| 2.3.4 Crossbit性能评估 | 第34-35页 |
| 2.4 本章总结 | 第35-36页 |
| 第三章 虚拟执行环境GXBit框架的设计与实现 | 第36-61页 |
| 3.1 虚拟执行环境GXBit的框架 | 第36-39页 |
| 3.1.1 执行模式的选取 | 第36-37页 |
| 3.1.2 GXBit的框架设计 | 第37-39页 |
| 3.2 GXBit的总体流程 | 第39-42页 |
| 3.3 中间指令的扩展 | 第42页 |
| 3.4 GXBit分析阶段的实现 | 第42-54页 |
| 3.4.1 潜在可并行部分的提取 | 第43页 |
| 3.4.2 迭代间数据依赖探测 | 第43-49页 |
| 3.4.3 可并行部分的存储 | 第49-51页 |
| 3.4.4 可并行部分的数据存储 | 第51-54页 |
| 3.5 GXBit执行阶段的实现 | 第54-60页 |
| 3.5.1 GXBit执行引擎 | 第54-55页 |
| 3.5.2 CUDA编程模型介绍 | 第55-57页 |
| 3.5.3 PTX代码的生成 | 第57-58页 |
| 3.5.4 PTX代码的加载与执行 | 第58-60页 |
| 3.6 本章总结 | 第60-61页 |
| 第四章 虚拟执行环境性能的评估与分析 | 第61-69页 |
| 4.1 测试环境与测试对象 | 第61-62页 |
| 4.2 性能评估与分析 | 第62-68页 |
| 4.2.1 矩阵乘 | 第62-65页 |
| 4.2.2 快速傅立叶变换 | 第65-66页 |
| 4.2.3 Parboil测试套件 | 第66页 |
| 4.2.4 性能加速比 | 第66-68页 |
| 4.3 本章总结 | 第68-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 5.1 全文总结 | 第69-70页 |
| 5.2 未来展望 | 第70-71页 |
| 参考文献 | 第71-76页 |
| 致谢 | 第76-77页 |
| 攻读学位期间发表的学术论文目录 | 第77页 |
