基于高性能FPGA的图像处理实例设计及硬件实现
| 目录 | 第2-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第8-14页 |
| 1.1 课题研究背景 | 第8-9页 |
| 1.2 数字图像处理的平台实现 | 第9-10页 |
| 1.3 FPGA图像处理国内外研究现状 | 第10-12页 |
| 1.4 研究目的及意义 | 第12页 |
| 1.5 论文研究内容和章节安排 | 第12-14页 |
| 2 Virtex4内部资源及ISE设计流程 | 第14-24页 |
| 2.1 Virtex4芯片内部资源介绍 | 第14-19页 |
| 2.1.1 全局和区域时钟 | 第15页 |
| 2.1.2 数字时钟管理单元 | 第15-17页 |
| 2.1.3 BLOCK RAM | 第17页 |
| 2.1.4 可配置逻辑块 | 第17-19页 |
| 2.2 ISE设计流程介绍 | 第19-23页 |
| 2.3 本章小结 | 第23-24页 |
| 3 数字图像处理技术 | 第24-36页 |
| 3.1 数字图像处理基本知识 | 第24-27页 |
| 3.1.1 数字图像及数字图像的表示 | 第24-26页 |
| 3.1.2 数字图像处理研究的主要内容 | 第26-27页 |
| 3.2 直方图均衡化及Matlab实现 | 第27-31页 |
| 3.2.1 直方图均衡化算法 | 第27-30页 |
| 3.2.2 直方图均衡化Matlab实现 | 第30-31页 |
| 3.3 53 小波变换及 Matlab 实现 | 第31-35页 |
| 3.3.1 53小波变换算法 | 第31-34页 |
| 3.3.2 53小波变换Matlab实现 | 第34-35页 |
| 3.4 本章小结 | 第35-36页 |
| 4 算法的FPGA实现 | 第36-55页 |
| 4.1 直方图均衡化的实现 | 第36-42页 |
| 4.1.1 统计模块设计实现 | 第36-38页 |
| 4.1.2 累加模块设计实现 | 第38-39页 |
| 4.1.3 映射模块设计实现 | 第39-40页 |
| 4.1.4 乒乓结构的设计 | 第40-41页 |
| 4.1.5 直方图均衡化顶层模块 | 第41-42页 |
| 4.2 53小波变换的实现 | 第42-48页 |
| 4.2.1 分裂模块设计实现 | 第42-43页 |
| 4.2.2 预测模块设计实现 | 第43-45页 |
| 4.2.3 更新模块设计实现 | 第45-46页 |
| 4.2.4 省去数据转置的结构设计实现 | 第46-47页 |
| 4.2.5 二维小波变换顶层模块 | 第47-48页 |
| 4.3 VGA输出显示的实现 | 第48-53页 |
| 4.3.1 VGA基本知识 | 第48-50页 |
| 4.3.2 数模转换芯片ADV7125 | 第50-51页 |
| 4.3.3 同步模块设计实现 | 第51-52页 |
| 4.3.4 控制模块设计实现 | 第52-53页 |
| 4.3.5 输出显示顶层模块 | 第53页 |
| 4.4 本章小结 | 第53-55页 |
| 5 仿真分析及结果验证 | 第55-67页 |
| 5.1 直方图均衡化算法仿真及结果验证 | 第55-61页 |
| 5.1.1 直方图均衡化仿真结果 | 第55-59页 |
| 5.1.2 直方图均衡化硬件平台仿真 | 第59-61页 |
| 5.2 53小波变换算法仿真及结果验证 | 第61-66页 |
| 5.2.1 53小波变换仿真结果 | 第61-63页 |
| 5.2.2 53小波变换硬件平台仿真 | 第63-66页 |
| 5.3 本章小结 | 第66-67页 |
| 6 总结与展望 | 第67-69页 |
| 6.1 论文工作总结 | 第67页 |
| 6.2 论文中的创新点 | 第67-68页 |
| 6.3 今后工作展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-74页 |
