基于高速数字电路技术的板级HALT夹具设计
摘要 | 第3-4页 |
Abstract | 第4页 |
1 绪论 | 第8-10页 |
1.1 HALT背景及意义 | 第8页 |
1.2 国内外技术现状 | 第8-9页 |
1.3 本论文的结构安排 | 第9-10页 |
2 HALT简介与板级HALT技术分析 | 第10-18页 |
2.1 HALT的目的及原理 | 第10-11页 |
2.2 HALT各种应力的影响 | 第11-12页 |
2.2.1 温度应力的影响 | 第11-12页 |
2.2.2 振动应力的影响 | 第12页 |
2.3 HALT项目及试验方法 | 第12-14页 |
2.4 框式交换机介绍与板级HALT技术分析 | 第14-17页 |
2.4.1 框式交换机简介 | 第14-15页 |
2.4.2 板级HALT技术分析 | 第15-17页 |
2.5 本章小结 | 第17-18页 |
3 板级HALT夹具高速数字电路设计基础 | 第18-39页 |
3.1 数字信号带宽与上升时间关系 | 第18-19页 |
3.2 传输线理论 | 第19-22页 |
3.2.1 传输线的特性阻抗 | 第19-21页 |
3.2.2 微带线与带状线 | 第21-22页 |
3.3 反射分析与端接 | 第22-26页 |
3.3.1 反射的形成分析 | 第22-23页 |
3.3.2 端接方案 | 第23-25页 |
3.3.3 分支与残桩分析 | 第25-26页 |
3.4 串扰分析 | 第26-31页 |
3.4.1 容性串扰 | 第27-28页 |
3.4.2 感性串扰 | 第28-29页 |
3.4.3 总的串扰 | 第29页 |
3.4.4 串扰仿真 | 第29-31页 |
3.5 差分信号分析 | 第31-32页 |
3.5.1 差分互连 | 第31-32页 |
3.5.2 差分信号抗噪原理 | 第32页 |
3.6 差分信号预加重与均衡 | 第32-35页 |
3.6.1 发送端预加重与去加重 | 第33-34页 |
3.6.2 接收端均衡 | 第34-35页 |
3.7 电源分配系统分析 | 第35-38页 |
3.7.1 PDN噪声来源 | 第36页 |
3.7.2 PDN目标阻抗设计 | 第36-38页 |
3.8 本章小结 | 第38-39页 |
4 板级HALT夹具总体方案设计 | 第39-42页 |
4.1 板级HALT夹具的功能与指标要求 | 第39-40页 |
4.1.1 功能要求 | 第39页 |
4.1.2 技术指标 | 第39-40页 |
4.2 总体方案设计 | 第40-41页 |
4.3 本章小结 | 第41-42页 |
5 板级HALT夹具设计 | 第42-67页 |
5.1 业务管理通道设计 | 第42-50页 |
5.1.1 一级中继方案 | 第42-47页 |
5.1.2 二级中继驱动方案 | 第47-50页 |
5.2 监控通道设计 | 第50-52页 |
5.2.1 CAN总线应用介绍 | 第50-51页 |
5.2.2 CAN总线设计 | 第51-52页 |
5.3 高速业务环回通道设计 | 第52-56页 |
5.4 电源电路设计 | 第56-59页 |
5.4.1 功耗计算 | 第56-57页 |
5.4.2 电压转换电路 | 第57-59页 |
5.5 PCB设计与PDN仿真优化 | 第59-65页 |
5.5.1 PCB层叠结构设计 | 第60-61页 |
5.5.2 元器件布局布线 | 第61-62页 |
5.5.3 电源系统布局布线后仿真 | 第62-65页 |
5.6 纯钢底座设计与系统装配 | 第65-66页 |
5.7 本章小结 | 第66-67页 |
6 板级HALT夹具调试与应用 | 第67-78页 |
6.1 板级HALT夹具振动应力测试 | 第67-70页 |
6.2 板级HALT夹具电路调试 | 第70-73页 |
6.2.1 信号波形调试 | 第70-72页 |
6.2.2 电源测试 | 第72-73页 |
6.3 板级HALT夹具系统联调 | 第73-76页 |
6.3.1 管理通道常温验证 | 第73-74页 |
6.3.2 高速业务环回通道调参 | 第74-76页 |
6.4 板级HALT夹具应用 | 第76-77页 |
6.5 本章小结 | 第77-78页 |
7 总结与展望 | 第78-79页 |
致谢 | 第79-80页 |
参考文献 | 第80-82页 |