| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第9-25页 |
| 1.1 磁敏三极管国内研究现状 | 第9-13页 |
| 1.2 磁敏三极管国外研究现状 | 第13-22页 |
| 1.2.1 侧墙型磁敏三极管研究现状 | 第13-14页 |
| 1.2.2 阱型磁敏三极管研究现状 | 第14-17页 |
| 1.2.3 其他磁敏三极管研究现状 | 第17-22页 |
| 1.3 SOI硅磁敏三极管差分结构研究目的及意义 | 第22-23页 |
| 1.3.1 研究目的 | 第22-23页 |
| 1.3.2 研究意义 | 第23页 |
| 1.4 论文主要研究内容 | 第23-25页 |
| 第2章 SOI硅磁敏三极管差分结构与工作原理 | 第25-34页 |
| 2.1 SOI硅磁敏三极管差分结构 | 第25-26页 |
| 2.2 SOI硅磁敏三极管差分结构工作原理 | 第26-31页 |
| 2.2.1 SOI硅磁敏三极管工作原理 | 第26-29页 |
| 2.2.2 SOI硅磁敏三极管差分结构工作原理 | 第29-31页 |
| 2.3 SOI硅磁敏三极管差分结构特性 | 第31-33页 |
| 2.3.1 SOI硅磁敏三极管差分结构磁特性 | 第31-32页 |
| 2.3.2 SOI硅磁敏三极管差分结构温度特性 | 第32-33页 |
| 2.4 本章小结 | 第33-34页 |
| 第3章 基于ATLAS硅磁敏三极管差分结构仿真研究 | 第34-45页 |
| 3.1 硅磁敏三极管特性仿真 | 第34-40页 |
| 3.1.1 硅磁敏三极管结构仿真模型构建 | 第34-35页 |
| 3.1.2 硅磁敏三极管I_C-V_(CE)特性仿真 | 第35-38页 |
| 3.1.3 硅磁敏三极管磁特性仿真 | 第38-39页 |
| 3.1.4 硅磁敏三极管温度特性仿真 | 第39-40页 |
| 3.2 SOI硅磁敏三极管差分结构仿真模型 | 第40-44页 |
| 3.2.1 SOI硅磁敏三极管差分结构仿真模型构建 | 第40-41页 |
| 3.2.2 SOI硅磁敏三极管差分结构磁特性仿真 | 第41-43页 |
| 3.2.3 SOI硅磁敏三极管差分结构温度特性仿真 | 第43-44页 |
| 3.3 本章小结 | 第44-45页 |
| 第4章 SOI硅磁敏三极管差分结构芯片设计、制作和封装 | 第45-52页 |
| 4.1 SOI硅磁敏三极管差分结构集成化设计 | 第45-48页 |
| 4.1.1 SOI硅磁敏三极管的设计原则 | 第45-47页 |
| 4.1.2 SOI硅磁敏三极管差分结构集成化版图 | 第47-48页 |
| 4.2 SOI硅磁敏三极管差分结构制作工艺 | 第48-50页 |
| 4.3 SOI硅磁敏三极管差分结构集成化芯片封装 | 第50-51页 |
| 4.4 本章小结 | 第51-52页 |
| 第5章 实验结果与讨论 | 第52-73页 |
| 5.1 SOI硅磁敏三极管差分结构特性测试系统 | 第52-53页 |
| 5.2 SOI硅磁敏三极管电学特性 | 第53-57页 |
| 5.2.1 SOI硅磁敏三极管I_C-V_(CE)特性 | 第53-54页 |
| 5.2.2 几何结构尺寸对SOI硅磁敏三极管I_C-V_(CE)特性影响 | 第54-57页 |
| 5.3 SOI硅磁敏三极管磁特性 | 第57-61页 |
| 5.3.1 基极注入电流IB对SOI硅磁敏三极管磁特性影响 | 第57-58页 |
| 5.3.2 几何结构尺寸对SOI硅磁敏三极管磁特性影响 | 第58-61页 |
| 5.4 SOI硅磁敏三极管温度特性 | 第61-62页 |
| 5.5 SOI硅磁敏三极管差分结构集成化芯片特性 | 第62-71页 |
| 5.5.1 SOI硅磁敏三极管差分结构集成化芯片I_C-V_(CE)特性 | 第63页 |
| 5.5.2 SOI硅磁敏三极管差分结构集成化芯片磁特性 | 第63-66页 |
| 5.5.3 SOI硅磁敏三极管差分结构集成化芯片温度特性 | 第66-68页 |
| 5.5.4 SOI硅磁敏三极管差分结构集成化芯片静态特性 | 第68-71页 |
| 5.6 本章小结 | 第71-73页 |
| 结论 | 第73-74页 |
| 参考文献 | 第74-80页 |
| 致谢 | 第80-81页 |
| 攻读学位期间发表论文 | 第81页 |
| 攻读学位期间科研项目 | 第81页 |
