| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 注释表 | 第13-15页 |
| 第1章 绪论 | 第15-20页 |
| 1.1 研究背景与意义 | 第15-17页 |
| 1.2 研究现状 | 第17-18页 |
| 1.2.1 基带板的研究现状 | 第17页 |
| 1.2.2 DSP接口的演进 | 第17-18页 |
| 1.3 论文主要工作 | 第18-19页 |
| 1.4 论文结构安排 | 第19-20页 |
| 第2章 基带板架构及接口互连设计 | 第20-26页 |
| 2.1 基带板传输需求分析 | 第20页 |
| 2.2 TMS320C6670特性 | 第20-23页 |
| 2.3 基带板架构 | 第23-24页 |
| 2.4 基带板高速通信接口的总体设计 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 基于C66x系列的SRIO接口设计 | 第26-47页 |
| 3.1 接口需求分析 | 第26-27页 |
| 3.2 SRIO逻辑层协议分析 | 第27-29页 |
| 3.3 SRIO的工作机制研究 | 第29-30页 |
| 3.4 SRIO接口驱动的设计与实现 | 第30-41页 |
| 3.4.1 整体设计 | 第30-33页 |
| 3.4.2 SRIO的初始化 | 第33-38页 |
| 3.4.3 LSU的使用 | 第38-39页 |
| 3.4.4 SRIO收发数据设计 | 第39-40页 |
| 3.4.5 SRIO接口API函数 | 第40-41页 |
| 3.5 SRIO接口测试 | 第41-46页 |
| 3.5.1 链路接通性测试 | 第42-44页 |
| 3.5.2 传输带宽测试 | 第44-46页 |
| 3.5.3 时延测试 | 第46页 |
| 3.6 本章小结 | 第46-47页 |
| 第4章 基于C66x系列的Hyper Link接口设计 | 第47-67页 |
| 4.1 接口需求分析 | 第47-48页 |
| 4.2 Hyper Link内部结构的研究 | 第48-49页 |
| 4.3 Hyper Link协议分析 | 第49-52页 |
| 4.3.1 Hyper Link包格式 | 第49页 |
| 4.3.2 地址翻译 | 第49-52页 |
| 4.4 Hyper Link驱动的设计与实现 | 第52-63页 |
| 4.4.1 整体设计 | 第52-54页 |
| 4.4.2 Hyper Link的初始化 | 第54-59页 |
| 4.4.3 EDMA3的使用 | 第59-61页 |
| 4.4.4 数据收发程序设计 | 第61-62页 |
| 4.4.5 Hyper Link接口API函数 | 第62-63页 |
| 4.5 Hyper Link接口测试 | 第63-66页 |
| 4.5.1 链路接通性测试 | 第63-64页 |
| 4.5.2 带宽测试 | 第64-66页 |
| 4.6 本章小结 | 第66-67页 |
| 第5章 基于C66x系列的PCIe接口设计 | 第67-85页 |
| 5.1 接口需求分析 | 第67-68页 |
| 5.2 PCIe结构研究 | 第68-69页 |
| 5.3 PCIe协议分析 | 第69-74页 |
| 5.3.1 PCIe的层次结构与事务类型 | 第69-71页 |
| 5.3.2 PCIe拓扑结构 | 第71-72页 |
| 5.3.3 PCIe地址翻译 | 第72-74页 |
| 5.4 PCIe接口驱动的设计与实现 | 第74-81页 |
| 5.4.1 整体设计 | 第74-76页 |
| 5.4.2 PCIe的初始化 | 第76-80页 |
| 5.4.3 数据传输流程设计 | 第80-81页 |
| 5.4.4 PCIe接口API函数 | 第81页 |
| 5.5 PCIe接口测试 | 第81-84页 |
| 5.5.1 链路接通性测试 | 第82页 |
| 5.5.2 带宽测试 | 第82-84页 |
| 5.6 本章小结 | 第84-85页 |
| 第6章 论文总结与展望 | 第85-87页 |
| 6.1 总结 | 第85页 |
| 6.2 展望 | 第85-87页 |
| 参考文献 | 第87-91页 |
| 致谢 | 第91-92页 |
| 攻读硕士学位期间从事的科研工作及取得的成果 | 第92页 |