高速多通道中频数字接收机设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 课题国内外研究现状 | 第11-12页 |
| 1.3 本文主要内容与章节安排 | 第12-14页 |
| 第2章 软件无线电理论在数字接收技术中的应用 | 第14-26页 |
| 2.1 引言 | 第14页 |
| 2.2 带通信号采样理论 | 第14-15页 |
| 2.3 软件无线电的数字接收机三种采样理论 | 第15-18页 |
| 2.3.1 正交低通采样 | 第16页 |
| 2.3.2 软件无线电中的宽带中频带通采样 | 第16-17页 |
| 2.3.3 射频直接带通采样 | 第17-18页 |
| 2.4 基于多相滤波的数字正交变换 | 第18-25页 |
| 2.4.1 整数倍抽取 | 第21-23页 |
| 2.4.2 数字正交混频 | 第23页 |
| 2.4.3 混频结果滤波实现 | 第23-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 数字接收机硬件电路设计 | 第26-40页 |
| 3.1 系统技术指标及方案设计 | 第26-27页 |
| 3.1.1 系统技术指标 | 第26页 |
| 3.1.2 系统方案设计 | 第26-27页 |
| 3.2 系统总体结构及芯片选型 | 第27-31页 |
| 3.2.1 系统总体结构 | 第27-28页 |
| 3.2.2 系统重要芯片选型 | 第28-31页 |
| 3.3 硬件电路设计 | 第31-39页 |
| 3.3.1 FPGA及外围电路设计 | 第31-33页 |
| 3.3.2 DSP及外围电路设计 | 第33-36页 |
| 3.3.3 ADC及时钟电路设计 | 第36-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第4章 数字接收机的软件设计与调试 | 第40-55页 |
| 4.1 硬件模块配置程序设计 | 第40-43页 |
| 4.1.1 时钟模块配置 | 第40-41页 |
| 4.1.2 ADC模块配置 | 第41-42页 |
| 4.1.3 DSP上电复位预启动加载 | 第42-43页 |
| 4.2 多相滤波程序设计 | 第43-50页 |
| 4.2.1 延时抽取设计 | 第44-46页 |
| 4.2.2 数字正交混频设计实现 | 第46页 |
| 4.2.3 滤波器设计 | 第46-50页 |
| 4.3 高速数据接口程序设计 | 第50-51页 |
| 4.4 数字接收机工作模式 | 第51-53页 |
| 4.5 七通道相位校正实现 | 第53-54页 |
| 4.6 本章小结 | 第54-55页 |
| 第5章 系统性能测试 | 第55-64页 |
| 5.1 ADC性能测试与分析 | 第55-59页 |
| 5.1.1 ADC的性能参数 | 第55-57页 |
| 5.1.2 AD采样信号的FFT测试方法 | 第57页 |
| 5.1.3 高速ADC动态参数实测结果 | 第57-59页 |
| 5.2 正交混频性能测试与分析 | 第59-60页 |
| 5.3 通道间相位不一致性测试分析 | 第60-62页 |
| 5.4 多信号分辨测角结果 | 第62页 |
| 5.5 本章小结 | 第62-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第69-70页 |
| 致谢 | 第70-71页 |
| 附录A | 第71页 |
