| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 数据域测试与逻辑分析 | 第8-9页 |
| 1.1.1 数据域与数据域测试 | 第8页 |
| 1.1.2 数据域测试仪器与逻辑分析仪 | 第8-9页 |
| 1.1.3 逻辑分析仪的发展状况 | 第9页 |
| 1.2 仪器的发展与虚拟仪器 | 第9页 |
| 1.3 本论文研究的内容 | 第9-11页 |
| 第2章 系统方案分析与论证 | 第11-18页 |
| 2.1 逻辑分析仪综述 | 第11页 |
| 2.1.1 逻辑分析仪的工作原理 | 第11页 |
| 2.1.2 逻辑分析仪的分类 | 第11页 |
| 2.2 虚拟仪器技术 | 第11-13页 |
| 2.2.1 虚拟仪器系统框架 | 第11-12页 |
| 2.2.2 虚拟仪器软件结构 | 第12-13页 |
| 2.3 系统方案论证 | 第13-15页 |
| 2.3.1 系统整体方案比较 | 第13-14页 |
| 2.3.2 软件开发平台比较 | 第14页 |
| 2.3.3 通讯接口方案比较 | 第14-15页 |
| 2.3.4 控制电路实现方案比较 | 第15页 |
| 2.4 系统总体结构设计 | 第15-16页 |
| 2.5 需求分析 | 第16-17页 |
| 2.5.1 系统功能和主要技术指标 | 第16页 |
| 2.5.2 系统特色 | 第16-17页 |
| 2.6 本章小结 | 第17-18页 |
| 第3章 逻辑分析仪的硬件系统结构 | 第18-29页 |
| 3.1 虚拟逻辑分析仪整体结构框图 | 第18-19页 |
| 3.2 处理器模块 | 第19-20页 |
| 3.3 存储器模块 | 第20页 |
| 3.4 内部时钟模块 | 第20-22页 |
| 3.5 门限电平模块 | 第22-23页 |
| 3.6 USB 通信接口模块 | 第23-25页 |
| 3.7 CPLD 逻辑控制模块 | 第25页 |
| 3.8 数据输入探头 | 第25-26页 |
| 3.9 电源模块 | 第26页 |
| 3.10 逻辑分析仪固化软件的设计 | 第26-28页 |
| 3.10.1 系统资源分配 | 第26-27页 |
| 3.10.2 固化软件设计 | 第27-28页 |
| 3.11 本章小结 | 第28-29页 |
| 第4章 基于CPLD 技术的逻辑分析仪设计实现 | 第29-38页 |
| 4.1 CPLD 总体结构设计 | 第29-31页 |
| 4.2 时钟选择模块 | 第31-32页 |
| 4.3 几个重要术语 | 第32页 |
| 4.4 触发电路与存储控制电路 | 第32-33页 |
| 4.5 几种触发方式设计 | 第33-35页 |
| 4.5.1 基本触发方式 | 第33页 |
| 4.5.2 序列触发方式 | 第33-34页 |
| 4.5.3 延迟触发方式 | 第34-35页 |
| 4.5.4 其他触发方式 | 第35页 |
| 4.6 存储控制模块 | 第35-37页 |
| 4.7 本章小结 | 第37-38页 |
| 第5章 逻辑分析仪软件设计 | 第38-50页 |
| 5.1 LabVIEW 工作环境与软件设计 | 第38-40页 |
| 5.1.1 LabVIEW 综述 | 第38-39页 |
| 5.1.2 LabVIEW 程序运行机制与应用技巧 | 第39-40页 |
| 5.1.3 LabVIEW 外部接口与扩展功能 | 第40页 |
| 5.2 逻辑分析仪软面板设计 | 第40-42页 |
| 5.2.1 主面板程序设计 | 第41页 |
| 5.2.2 子面板程序设计 | 第41-42页 |
| 5.3 USB 通信软件设计 | 第42-48页 |
| 5.3.1 通用串行总线USB | 第42-44页 |
| 5.3.2 用LabVIEW 编写USB 仪器驱动程序 | 第44-48页 |
| 5.4 通讯协议制定 | 第48-49页 |
| 5.5 本章小结 | 第49-50页 |
| 第6章 结论 | 第50-51页 |
| 6.1 论文工作成果 | 第50页 |
| 6.2 存在的不足和进一步研究工作的设想 | 第50-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-53页 |
| 作者在学期间发表论文清单 | 第53-54页 |
| 附件一逻辑分析仪原理图 | 第54-55页 |