| 摘要 | 第3-4页 |
| abstract | 第4页 |
| 第一章 绪论 | 第7-13页 |
| 1.1 信道编码理论 | 第7-9页 |
| 1.2 LDPC码介绍 | 第9-11页 |
| 1.2.1 LDPC码的历史和展望 | 第9-10页 |
| 1.2.2 多元LDPC码研究现状 | 第10-11页 |
| 1.3 论文涉及的主要工作 | 第11-13页 |
| 第二章 二元LDPC码的构造与编译码 | 第13-25页 |
| 2.1 LDPC码和图模型 | 第13-14页 |
| 2.2 LDPC码的构造 | 第14-18页 |
| 2.2.1 规则与非规则LDPC码的构造 | 第15-16页 |
| 2.2.2 QC-LDPC码的构造 | 第16-18页 |
| 2.3 QC-LDPC码编码 | 第18-19页 |
| 2.4 LDPC码的软判决译码 | 第19-22页 |
| 2.4.1 和积译码算法 | 第19-22页 |
| 2.4.2 最小和译码算法 | 第22页 |
| 2.5 本章小结 | 第22-25页 |
| 第三章 多元LDPC码的构造与编译码 | 第25-41页 |
| 3.1 有限域介绍 | 第25-26页 |
| 3.2 多元LDPC码的构造 | 第26-31页 |
| 3.2.1 多元QC-LDPC码构造方法 | 第27-28页 |
| 3.2.2 两种简化QC-LDPC码构造方法 | 第28页 |
| 3.2.3 多元LDPC码构造中域元素选择 | 第28-31页 |
| 3.3 多元QC-LDPC编码 | 第31-33页 |
| 3.3.1 多元QC-LDPC编码算法 | 第31页 |
| 3.3.2 简化多元QC-LDPC码编码算法 | 第31-33页 |
| 3.4 多元LDPC码的译码 | 第33-40页 |
| 3.4.1 多元LDPC码的BP算法 | 第34-35页 |
| 3.4.2 基于快速傅里叶变换的BP(FFT-BP)算法 | 第35-37页 |
| 3.4.3 基于对数似然比的BP算法和对数域FFT-BP算法 | 第37-38页 |
| 3.4.4 扩展最小和算法 | 第38-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第四章 多元LDPC码编译码器实现 | 第41-55页 |
| 4.1 芯片介绍 | 第41页 |
| 4.2 编码器实现 | 第41-46页 |
| 4.2.1 存储模块 | 第43-44页 |
| 4.2.2 编码逻辑模块 | 第44页 |
| 4.2.3 控制模块 | 第44-45页 |
| 4.2.4 编码器仿真分析 | 第45-46页 |
| 4.3 译码器量化方案 | 第46-48页 |
| 4.4 译码器设计 | 第48-53页 |
| 4.4.1 加载模块 | 第49页 |
| 4.4.2 变量节点和校验节点计算(VNU/CNU)模块 | 第49-51页 |
| 4.4.3 路由、控制逻辑和卸载模块 | 第51-52页 |
| 4.4.4 译码器性能分析 | 第52-53页 |
| 4.5 本章小节 | 第53-55页 |
| 第五章 结束语 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 研究成果 | 第63-64页 |
