摘要 | 第4-5页 |
ABSTRACT | 第5-6页 |
注释表 | 第12-13页 |
缩略词 | 第13-14页 |
第一章 绪论 | 第14-21页 |
1.1 研究背景及意义 | 第14-15页 |
1.2 国内外研究现状 | 第15-19页 |
1.2.1 SAR成像算法在单GPU上的研究现状 | 第16-17页 |
1.2.2 SAR成像算法在单节点多GPU上的研究现状 | 第17-18页 |
1.2.3 SAR成像算法在多节点上的研究现状 | 第18-19页 |
1.3 主要研究内容 | 第19页 |
1.4 论文组织结构 | 第19-21页 |
第二章 SAR成像算法及GPU并行计算相关研究 | 第21-27页 |
2.1 SAR成像算法 | 第21-23页 |
2.1.1 SAR成像模型 | 第21页 |
2.1.2 SAR成像算法流程 | 第21-23页 |
2.2 GPU并行计算 | 第23-26页 |
2.2.1 CUDA编程模型 | 第24-25页 |
2.2.2 CUDA存储器模型 | 第25-26页 |
2.3 本章小结 | 第26-27页 |
第三章 GPU高性能平台下SAR成像总体框架设计 | 第27-36页 |
3.1 GPU高性能计算平台总体设计 | 第27-30页 |
3.1.1 设计原则及目标 | 第27-28页 |
3.1.2 总体框架设计 | 第28-30页 |
3.2 SAR成像并行粒度选择方案 | 第30-32页 |
3.2.1 集群节点间并行粒度选择 | 第30-32页 |
3.2.2 节点内并行粒度选择 | 第32页 |
3.3 具体设计及主要工作流程 | 第32-35页 |
3.3.1 主控模块设计及工作流程 | 第33-34页 |
3.3.2 计算模块设计及工作流程 | 第34-35页 |
3.4 本章小结 | 第35-36页 |
第四章 单节点多GPU的SAR成像算法设计与优化 | 第36-51页 |
4.1 相关CUDA编程技巧 | 第36-38页 |
4.1.1 多GPU并行计算 | 第36页 |
4.1.2 CUDA异步并行技术与流技术 | 第36-37页 |
4.1.3 SAR转置处理与CUDA内存分段拷贝 | 第37-38页 |
4.2 存储空间分配策略 | 第38-39页 |
4.2.1 内存分配 | 第38页 |
4.2.2 显存分配 | 第38-39页 |
4.3 SAR成像的多GPU处理算法设计 | 第39-41页 |
4.4 kernel函数的设计及优化 | 第41-44页 |
4.4.1 kernel函数优化方法 | 第41-42页 |
4.4.2 矩阵转置kernel | 第42-43页 |
4.4.3 FFTshift kernel | 第43页 |
4.4.4 RCMC kernel | 第43-44页 |
4.5 实验验证及结果分析 | 第44-50页 |
4.5.1 实验环境 | 第44页 |
4.5.2 成像效果分析 | 第44-45页 |
4.5.3 并行效果分析 | 第45-46页 |
4.5.4 执行时间和加速比分析 | 第46-48页 |
4.5.5 并行效率分析 | 第48-49页 |
4.5.6 实时性分析 | 第49-50页 |
4.6 本章小结 | 第50-51页 |
第五章 多节点多GPU的SAR成像算法设计与实现 | 第51-63页 |
5.1 多CPU+多GPU协同计算方法 | 第51-52页 |
5.1.1 硬件平台和软件架构 | 第51-52页 |
5.1.2 负载均衡设计 | 第52页 |
5.2 多节点多GPU的SAR成像方案 | 第52-56页 |
5.2.1 多节点控制逻辑 | 第53页 |
5.2.2 SAR任务分配方案 | 第53页 |
5.2.3 SAR数据调度方法 | 第53-55页 |
5.2.4 批量SAR任务优化设计 | 第55-56页 |
5.3 实验验证及结果分析 | 第56-62页 |
5.3.1 实验环境 | 第56页 |
5.3.2 多节点执行时间测试 | 第56-58页 |
5.3.3 网络通信影响测试 | 第58-60页 |
5.3.4 可扩展性测试 | 第60-62页 |
5.3.5 并行架构综合分析 | 第62页 |
5.4 本章小结 | 第62-63页 |
第六章 总结与展望 | 第63-65页 |
6.1 研究工作总结 | 第63-64页 |
6.2 下一步工作展望 | 第64-65页 |
参考文献 | 第65-69页 |
致谢 | 第69-70页 |
在学期间的研究成果及发表的学术论文 | 第70页 |