| 致谢 | 第5-8页 |
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第16-32页 |
| 1.1 空间辐射环境 | 第16-20页 |
| 1.1.1 地球辐射带 | 第17-19页 |
| 1.1.2 太阳宇宙射线 | 第19页 |
| 1.1.3 银河宇宙射线 | 第19-20页 |
| 1.2 单粒子效应 | 第20-25页 |
| 1.2.1 单粒子效应的发生机理 | 第20-22页 |
| 1.2.2 单粒子效应的分类 | 第22-24页 |
| 1.2.2.1 单粒子翻转 | 第22-23页 |
| 1.2.2.2 单粒子闩锁 | 第23页 |
| 1.2.2.3 单粒子瞬态 | 第23页 |
| 1.2.2.4 其它单粒子效应 | 第23-24页 |
| 1.2.3 单粒子效应的重要概念 | 第24-25页 |
| 1.2.4 单粒子效应实验的主要测试标准 | 第25页 |
| 1.3 单粒子效应研究方法 | 第25-29页 |
| 1.3.1 空间飞行试验 | 第26-27页 |
| 1.3.2 地面高能粒子模拟实验 | 第27-28页 |
| 1.3.3 激光脉冲模拟实验 | 第28-29页 |
| 1.3.4 计算机模拟仿真 | 第29页 |
| 1.4 本文研究内容 | 第29-32页 |
| 第二章 FPGA的单粒子效应研究现状 | 第32-42页 |
| 2.1 FPGA的分类 | 第32-36页 |
| 2.1.1 基于反熔丝工艺的FPGA | 第32-34页 |
| 2.1.2 基于SRAM工艺的FPGA | 第34-35页 |
| 2.1.3 基于Flash工艺的FPGA | 第35-36页 |
| 2.2 国内外FPGA单粒子效应的研究现状 | 第36-39页 |
| 2.2.1 国外FPGA单粒子效应研究现状 | 第37-38页 |
| 2.2.2 国内FPGA单粒子效应研究现状 | 第38-39页 |
| 2.3 课题组现有的研究基础 | 第39-41页 |
| 2.3.1 第一代单粒子效应测试系统 | 第39-40页 |
| 2.3.2 第二代单粒子效应测试系统 | 第40-41页 |
| 2.4 单粒子效应实验选型 | 第41页 |
| 2.5 小结 | 第41-42页 |
| 第三章 FLASH型FPGA单粒子效应检测方法设计与实验研究 | 第42-55页 |
| 3.1 单粒子效应检测方法设计 | 第42-48页 |
| 3.1.1 Flash型FPGA简介 | 第42-43页 |
| 3.1.2 Flash型FPGA单粒子效应检测方法设计 | 第43-48页 |
| 3.1.2.1 可编程逻辑单元检测方法 | 第43-46页 |
| 3.1.2.2 块存储器检测方法 | 第46-48页 |
| 3.2 重离子辐照实验及数据分析 | 第48-54页 |
| 3.2.1 重离子辐照实验 | 第48-49页 |
| 3.2.2 重离子实验数据分析 | 第49-54页 |
| 3.2.2.1 可编程逻辑单元实验数据分析 | 第49-53页 |
| 3.2.2.2 块存储器实验数据分析 | 第53页 |
| 3.2.2.3 单粒子闩锁 | 第53-54页 |
| 3.2.2.4 束流辐照后测试 | 第54页 |
| 3.3 小结 | 第54-55页 |
| 第四章 FLASH型FPGA块存储器的抗辐照加固研究 | 第55-73页 |
| 4.1 存储单元加固方法概述 | 第55-56页 |
| 4.2 差错控制编码 | 第56-68页 |
| 4.2.1 汉明码 | 第57-60页 |
| 4.2.1.1 理论概述 | 第57-58页 |
| 4.2.1.2 码型构建 | 第58-60页 |
| 4.2.2 BCH码 | 第60-64页 |
| 4.2.2.1 理论概述 | 第60-61页 |
| 4.2.2.2 码型构建 | 第61-64页 |
| 4.2.3 电路实现及综合、仿真验证 | 第64-68页 |
| 4.2.3.1 电路实现 | 第64-65页 |
| 4.2.3.2 综合 | 第65-66页 |
| 4.2.3.3 仿真验证 | 第66-68页 |
| 4.3 重离子辐照实验及数据分析 | 第68-71页 |
| 4.3.1 待测器件简介 | 第68页 |
| 4.3.2 实验描述 | 第68-70页 |
| 4.3.3 结果分析 | 第70-71页 |
| 4.4 小结 | 第71-73页 |
| 第五章 新型单粒子效应测试验证系统设计 | 第73-107页 |
| 5.1 测试验证系统原理图设计 | 第73-92页 |
| 5.1.1 监控单元 | 第75-86页 |
| 5.1.1.1 SoC电源电路 | 第79-80页 |
| 5.1.1.2 SoC配置管理电路 | 第80-81页 |
| 5.1.1.3 Quad-SPI存储单元电路 | 第81-82页 |
| 5.1.1.4 SD卡接口电路 | 第82页 |
| 5.1.1.5 RS485通信接口电路 | 第82-83页 |
| 5.1.1.6 Ethernet通信接口电路 | 第83-84页 |
| 5.1.1.7 DDR3接口电路 | 第84-85页 |
| 5.1.1.8 温度监控电路 | 第85-86页 |
| 5.1.2 测试单元 | 第86-90页 |
| 5.1.2.1 测试单元电源电路 | 第87-89页 |
| 5.1.2.2 测试单元配置电路 | 第89-90页 |
| 5.1.2.3 测试单元的存储器和其他电路 | 第90页 |
| 5.1.3 待测器件 | 第90-92页 |
| 5.1.3.1 待测器件的信号接口 | 第90-91页 |
| 5.1.3.2 待测器件的电源电路 | 第91-92页 |
| 5.1.4 接口单元 | 第92页 |
| 5.2 测试验证系统PCB设计 | 第92-96页 |
| 5.2.1 叠层设计 | 第93-94页 |
| 5.2.2 布局设计 | 第94-95页 |
| 5.2.3 设计完成的PCB | 第95-96页 |
| 5.3 测试验证系统软件设计 | 第96-101页 |
| 5.3.1 软件框架 | 第96-99页 |
| 5.3.2 SoC的软件设计 | 第99-100页 |
| 5.3.3 FPGA的软件设计 | 第100-101页 |
| 5.4 上位机设计 | 第101-103页 |
| 5.4.1 软件结构 | 第101-102页 |
| 5.4.2 软件界面 | 第102-103页 |
| 5.5 测试验证系统初步验证 | 第103-106页 |
| 5.5.1 测试环境建立 | 第103-104页 |
| 5.5.2 系统验证 | 第104-106页 |
| 5.6 小结 | 第106-107页 |
| 第六章 总结与展望 | 第107-111页 |
| 6.1 总结 | 第107-109页 |
| 6.2 展望 | 第109-111页 |
| 6.2.1 FPGA测试工作的深入开展 | 第109页 |
| 6.2.2 FPGA抗辐照加固工作的深入研究 | 第109-110页 |
| 6.2.3 新型测试验证系统的功能完善 | 第110-111页 |
| 参考文献 | 第111-122页 |
| 附录 | 第122-123页 |
| 作者简历 | 第123-124页 |
| 发表文章 | 第124页 |
