基于Cortex-M4的模块化综合电子系统实验箱研制
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-16页 |
| ·研究目的与意义 | 第11-12页 |
| ·国内外研究现状 | 第12-15页 |
| ·电子系统设计技术发展现状 | 第12-13页 |
| ·电子系统设计实验装置研究现状 | 第13-15页 |
| ·本文研究内容 | 第15-16页 |
| 第二章 实验箱方案设计 | 第16-21页 |
| ·设计要求 | 第16页 |
| ·总体方案设计 | 第16-17页 |
| ·单片机和FPGA的选型 | 第17-20页 |
| ·单片机选型 | 第17-19页 |
| ·FPGA选型 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 实验箱模块设计 | 第21-37页 |
| ·直流电源模块设计 | 第21-22页 |
| ·按键显示模块设计 | 第22-25页 |
| ·设计要求 | 第22-23页 |
| ·按键电路设计 | 第23页 |
| ·显示电路设计 | 第23-24页 |
| ·接口电路设计 | 第24-25页 |
| ·FPGA模块设计 | 第25-26页 |
| ·设计要求 | 第25页 |
| ·最小系统电路设计 | 第25-26页 |
| ·存储电路设计 | 第26页 |
| ·配置电路设计 | 第26页 |
| ·MPU模块设计 | 第26-27页 |
| ·设计要求 | 第26-27页 |
| ·最小系统电路设计 | 第27页 |
| ·外部接口设计 | 第27页 |
| ·存储电路设计 | 第27页 |
| ·音频放大滤波模块设计 | 第27-29页 |
| ·设计要求 | 第27-28页 |
| ·模块电路设计 | 第28-29页 |
| ·音频功放模块设计 | 第29-30页 |
| ·设计要求 | 第29页 |
| ·模块电路设计 | 第29-30页 |
| ·串行接口模块设计 | 第30-31页 |
| ·高速D/A模块设计 | 第31-32页 |
| ·设计要求 | 第31页 |
| ·模块电路设计 | 第31-32页 |
| ·高速A/D模块设计 | 第32-33页 |
| ·设计要求 | 第32页 |
| ·模块电路设计 | 第32-33页 |
| ·通信模块设计 | 第33-36页 |
| ·网络通信电路设计 | 第33-35页 |
| ·CAN通信电路设计 | 第35页 |
| ·温度传感器电路设计 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 综合电子系统设计 | 第37-73页 |
| ·汉字显示系统设计 | 第37-44页 |
| ·设计要求 | 第37页 |
| ·系统构建 | 第37页 |
| ·SD卡子程序设计 | 第37-39页 |
| ·中断子程序设计 | 第39-40页 |
| ·FSMC子程序设计 | 第40页 |
| ·接口逻辑电路设计 | 第40-42页 |
| ·主程序设计 | 第42-43页 |
| ·实验验证 | 第43-44页 |
| ·数字化语音存储回放系统设计 | 第44-51页 |
| ·设计要求 | 第44页 |
| ·系统构建 | 第44-45页 |
| ·STM32内部资源使用 | 第45页 |
| ·主程序设计 | 第45-49页 |
| ·系统调试 | 第49-50页 |
| ·实验验证 | 第50-51页 |
| ·DDS信号发生器系统设计 | 第51-62页 |
| ·设计要求 | 第51页 |
| ·系统构建 | 第51-52页 |
| ·DDS子系统设计 | 第52-56页 |
| ·主程序设计 | 第56-60页 |
| ·实验验证 | 第60-62页 |
| ·高速数据采集系统设计 | 第62-67页 |
| ·设计要求 | 第62页 |
| ·系统构建 | 第62-63页 |
| ·FIFO子系统设计 | 第63-64页 |
| ·主程序设计 | 第64-66页 |
| ·系统调试 | 第66页 |
| ·实验验证 | 第66-67页 |
| ·基于CAN总线的分布式温度检测系统设计 | 第67-72页 |
| ·设计要求 | 第67-68页 |
| ·系统构建 | 第68-69页 |
| ·主程序设计 | 第69-71页 |
| ·系统调试 | 第71页 |
| ·实验验证 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第五章 总结与展望 | 第73-75页 |
| ·总结 | 第73页 |
| ·展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 附录 | 第77-87页 |
| 附录一：实验箱模块原理图和PCB图 | 第77-83页 |
| 附录二：CPLD/FPGA内部逻辑电路 | 第83-86页 |
| 附录三：实验箱实物图 | 第86-87页 |
| 致谢 | 第87页 |
