基于FPGA高速存储的相参处理系统实现

摘要	第1-4页
Abstract	第4-5页
目录	第5-7页
第一章 绪论	第7-11页
·论文产生的背景和意义	第7-8页
·国内外研究现状	第8页
·论文内容安排	第8-11页
第二章 相参信号处理基本原理	第11-23页
·相参信号	第11-13页
·相参脉冲串的匹配滤波	第13-19页
·有限长相参脉冲串的频谱	第13-15页
·第一级滤波器	第15-17页
·第二级滤波器	第17-19页
·相参信号处理仿真	第19-22页
·本章小结	第22-23页
第三章 相参信号处理系统硬件实现	第23-35页
·硬件系统结构	第23-24页
·硬件资源与性能	第24-26页
·高速存储实现	第26-33页
·DDR3 概述	第26-28页
·FPGA 支持 DDR3 硬件接口	第28-31页
·FPGA 外接 DDR3 电路设计	第31-33页
·本章小结	第33-35页
第四章 相参信号处理系统软件实现	第35-63页
·系统信号处理流程	第35-37页
·数据存储实现	第37-55页
·DDR3 IP 核	第37-43页
·DDR3 读写程序设计	第43-53页
·DDR3 存储测试	第53-55页
·距离重排实现	第55-56页
·接收相参处理实现	第56-61页
·多普勒滤波器组	第56-59页
·相参积累结果	第59-61页
·本章小结	第61-63页
结束语	第63-65页
致谢	第65-67页
参考文献	第67-69页
硕士期间研究成果	第69-71页
附录A	第71-72页