| 目录 | 第1-10页 |
| 摘要 | 第10-12页 |
| ABSTRACT | 第12-15页 |
| 第一章 引言 | 第15-28页 |
| ·加速器束流测量 | 第16-18页 |
| ·加速器驱动次临界洁净核能系统(ADS) | 第18-26页 |
| ·ADS的意义 | 第18-21页 |
| ·ADS的产生和发展 | 第21页 |
| ·ADS概念与结构 | 第21-24页 |
| ·ADS的国际研究现状 | 第24-25页 |
| ·中国ADS的研究现状和主要进展 | 第25页 |
| ·中国ADS质子加速器束流测量 | 第25-26页 |
| 参考文献 | 第26-28页 |
| 第二章 加速器束流位置与相位测量 | 第28-61页 |
| ·束流位置测量 | 第29-39页 |
| ·束流位置测量参数 | 第29-30页 |
| ·束流位置测量探测器 | 第30-37页 |
| ·壁电流检测器 | 第30-31页 |
| ·同步辐射 | 第31-32页 |
| ·Beam Position Monitor(BPM) | 第32-37页 |
| ·静电感应性BPM(Linear-Cut BPM) | 第34页 |
| ·纽扣电极型BPM(Button BPM) | 第34-36页 |
| ·条带形BPM(Stripline BPM) | 第36-37页 |
| ·束流位置信号处理方法 | 第37-39页 |
| ·对数比 | 第37页 |
| ·幅相转换(AM/PM) | 第37-38页 |
| ·差和比方法 | 第38-39页 |
| ·束流相位测量 | 第39-43页 |
| ·束流相位测量探测器 | 第39-41页 |
| ·快电流转换器 | 第39-41页 |
| ·BPM | 第41页 |
| ·束流相位信号处理方法 | 第41-43页 |
| ·示波器测量 | 第42页 |
| ·过零时间法 | 第42-43页 |
| ·IQ分析法 | 第43页 |
| ·基于IQ分析的束流测量技术 | 第43-47页 |
| ·测量原理 | 第44-45页 |
| ·正交解调 | 第45-46页 |
| ·模拟正交解调 | 第45页 |
| ·数字正交解调 | 第45-46页 |
| ·正交采样 | 第46-47页 |
| ·束流位置与相位测量技术的发展 | 第47-49页 |
| ·国际上典型的束流测量系统 | 第49-57页 |
| ·LEDA的位置和相位测量系统 | 第50-54页 |
| ·J-PARC LINAC的数字反馈系统 | 第54-55页 |
| ·PROSCAN的位置测量系统 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 第三章 ADS质子直线加速器BPPM系统方案设计 | 第61-74页 |
| ·系统输入信号特点 | 第62-63页 |
| ·系统期望指标 | 第63-64页 |
| ·动态范围 | 第63-64页 |
| ·测量精度 | 第64页 |
| ·基本测量方法 | 第64-65页 |
| ·射频信号正交欠采样技术 | 第65-71页 |
| ·欠采样定理 | 第66-67页 |
| ·采样率的选择 | 第67页 |
| ·不同谐波信号的测量的实现 | 第67-68页 |
| ·测量技术原理验证 | 第68-71页 |
| ·电子学系统设计难点 | 第71页 |
| ·电子学系统总体方案设计 | 第71-72页 |
| ·结语 | 第72-73页 |
| 参考文献 | 第73-74页 |
| 第四章 系统硬件电路设计与实现 | 第74-119页 |
| ·系统硬件架构 | 第75-76页 |
| ·模拟信号调理电路设计 | 第76-91页 |
| ·射频电路设计基本知识 | 第76-81页 |
| ·射频电路主要参数 | 第76-78页 |
| ·射频电路匹配 | 第78-79页 |
| ·射频电路分析方法 | 第79-81页 |
| ·基本电路结构 | 第81-82页 |
| ·信号抽取与滤波方法 | 第82-84页 |
| ·自动增益控制技术 | 第84-85页 |
| ·射频信号调理电路的实现 | 第85-91页 |
| ·RF信号调理电路 | 第85-91页 |
| ·MO信号调理电路 | 第91页 |
| ·模数转换电路设计 | 第91-107页 |
| ·模数转换精度需求 | 第92-96页 |
| ·测量误差估算基础 | 第92-93页 |
| ·ADC采样数据的标准差 | 第93页 |
| ·相位标准差与ADC有效位的关系 | 第93-94页 |
| ·位置标准差与ADC有效位的关系 | 第94-95页 |
| ·本课题A/D转化精度要求 | 第95-96页 |
| ·模数转换器 | 第96-99页 |
| ·模数转换器模拟前端设计 | 第99-103页 |
| ·单端转差分电路 | 第99-101页 |
| ·输入匹配和模拟前端设计 | 第101-103页 |
| ·采样时钟系统设计 | 第103-107页 |
| ·时钟jitter与phase noise | 第103-105页 |
| ·Phase noise优化 | 第105-106页 |
| ·时钟电路设计 | 第106-107页 |
| ·数字信号处理模块硬件电路设计 | 第107-110页 |
| ·数字信号处理模块结构 | 第107-108页 |
| ·硬件电路实现 | 第108-110页 |
| ·高速高集成度信号传输 | 第110-113页 |
| ·信号完整性和其他设计考虑 | 第113-116页 |
| ·AFE电源系统设计 | 第113-114页 |
| ·PCB设计考虑 | 第114-116页 |
| 参考文献 | 第116-119页 |
| 第五章 数字信号处理与通信接口逻辑的设计 | 第119-138页 |
| ·数字信号处理流程 | 第120-121页 |
| ·ADC数据接收与IQ序列提取 | 第121-125页 |
| ·核心算法实现 | 第125-131页 |
| ·幅度和相位计算 | 第126-130页 |
| ·坐标旋转原理 | 第126-127页 |
| ·CORDIC算法原理 | 第127-129页 |
| ·XILINX V5中CORDIC算法核 | 第129页 |
| ·束流相位计算 | 第129-130页 |
| ·位置和流强计算 | 第130-131页 |
| ·滤波器设计 | 第131-133页 |
| ·数据读出 | 第133-134页 |
| ·FPGA时钟系统设计 | 第134-136页 |
| 参考文献 | 第136-138页 |
| 第六章 电子学系统测试 | 第138-185页 |
| ·系统测试目标 | 第139页 |
| ·测试方法和平台架构 | 第139-142页 |
| ·测试方法 | 第139-140页 |
| ·测试平台架构 | 第140-142页 |
| ·二次谐波系统测试 | 第142-168页 |
| ·模拟信号调理电路测试 | 第142-146页 |
| ·滤波性能测试 | 第143-145页 |
| ·增益性能测试 | 第145-146页 |
| ·A/D转换电路测试 | 第146-148页 |
| ·时钟系统测试 | 第146-147页 |
| ·动态性能测试 | 第147-148页 |
| ·电子学系统联合测试 | 第148-168页 |
| ·测量原理验证 | 第148-149页 |
| ·系统A/D转换性能 | 第149-151页 |
| ·单通道性能对比测试 | 第151页 |
| ·系统性能测试 | 第151-168页 |
| ·单通道相位测试 | 第152-157页 |
| ·单通道相位差测试 | 第157-158页 |
| ·和信号相位及相位差测试 | 第158-159页 |
| ·幅度测试 | 第159-164页 |
| ·位置测试 | 第164-167页 |
| ·流强测试 | 第167-168页 |
| ·基频系统测试 | 第168-183页 |
| ·模拟信号调理电路测试 | 第168-170页 |
| ·滤波性能测试 | 第169-170页 |
| ·增益性能测试 | 第170页 |
| ·A/D转换电路测试 | 第170-172页 |
| ·时钟系统测试 | 第170-171页 |
| ·动态性能测试 | 第171-172页 |
| ·电子学系统联合测试 | 第172-183页 |
| ·系统A/D转换性能 | 第172-174页 |
| ·单通道性能对比测试 | 第174页 |
| ·系统性能测试 | 第174-183页 |
| ·单通道相位测试 | 第175-176页 |
| ·单通道相位差测试 | 第176-177页 |
| ·和信号相位及相位差测试 | 第177-179页 |
| ·幅度测试 | 第179-180页 |
| ·位置测试 | 第180-182页 |
| ·流强测试 | 第182-183页 |
| ·系统测试总结 | 第183-184页 |
| 参考文献 | 第184-185页 |
| 第七章 总结与展望 | 第185-188页 |
| ·总结 | 第186-187页 |
| ·展望 | 第187-188页 |
| 附录 硬件电路模块实物图 | 第188-191页 |
| 攻读学位期间发表的学术论文 | 第191页 |
| 待发表文章 | 第191-192页 |
| 致谢 | 第192页 |