面向粗粒度可重构处理器REMUS-II的任务编译器设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-11页 |
| 第一章 绪论 | 第11-16页 |
| ·研究背景及意义 | 第11-13页 |
| ·本论文研究目标 | 第13页 |
| ·研究内容与结构安排 | 第13-16页 |
| 第二章 粗粒度可重构处理器技术综述 | 第16-23页 |
| ·典型可重构处理器架构 | 第16-19页 |
| ·MorphoSys 可重构系统 | 第16-18页 |
| ·ADRES 处理器 | 第18页 |
| ·XPP-III 处理器 | 第18-19页 |
| ·可重构处理器任务编译器框架 | 第19-21页 |
| ·MorphoSys 编译框架 | 第20页 |
| ·GarpCC 编译器 | 第20-21页 |
| ·NAPA-C 编译框架 | 第21页 |
| ·可重构处理器编程语言 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 REMUS-II 可重构处理器系统 | 第23-36页 |
| ·REMUS-II 可重构系统硬件架构 | 第23-29页 |
| ·硬件功能模块 | 第24-27页 |
| ·配置信息体系 | 第27-29页 |
| ·REMUS-II 任务编译器 | 第29-35页 |
| ·编程模型与任务标注 | 第29-31页 |
| ·DFG 提取生成 | 第31-32页 |
| ·时域划分 | 第32-34页 |
| ·配置信息及接口文件生成 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 基于循环优化的可重构处理器编译器设计 | 第36-50页 |
| ·优化原理及 LOOPCC 编译框架设计 | 第36-39页 |
| ·循环部分展开 | 第39-41页 |
| ·常数输入提取 | 第41-43页 |
| ·循环配置复用 | 第43-44页 |
| ·阵列数据流优化 | 第44-49页 |
| ·本章小结 | 第49-50页 |
| 第五章 可重构处理器任务编译器验证及性能分析 | 第50-58页 |
| ·任务编译器功能验证 | 第50-53页 |
| ·单个函数功能验证 | 第50-51页 |
| ·多组函数功能验证 | 第51-52页 |
| ·REMUS-II RTL 平台验证 | 第52-53页 |
| ·任务编译器性能分析 | 第53-57页 |
| ·编译时间 | 第54-55页 |
| ·配置信息量 | 第55-56页 |
| ·执行时间 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第六章 结束语 | 第58-60页 |
| ·主要工作与创新点 | 第58-59页 |
| ·后续研究工作 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 附录 1 REMUS-II 所用 DFG 图示例 | 第64-67页 |
| 致谢 | 第67-68页 |
| 攻读硕士学位期间已发表或录用的论文及研究成果 | 第68-70页 |
