基于NAND Flash芯片的高速大容量固态存储技术
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7页 |
| ·国内外研究现状 | 第7-9页 |
| ·本文研究内容 | 第9-11页 |
| 第二章 系统总体设计 | 第11-23页 |
| ·系统核心器件分析 | 第11-16页 |
| ·高速相机与Camera Link接口 | 第11-13页 |
| ·系统指标和存储介质选择 | 第13-16页 |
| ·系统设计 | 第16-23页 |
| ·系统技术要求 | 第16-17页 |
| ·硬件系统构成 | 第17-23页 |
| 第三章 控制模块设计与实现 | 第23-35页 |
| ·控制板总体设计 | 第23-25页 |
| ·控制板总体结构 | 第23页 |
| ·控制板与上位机通信 | 第23-24页 |
| ·控制板与相机通信 | 第24页 |
| ·控制板与存储阵列通信 | 第24-25页 |
| ·控制板逻辑设计与实现 | 第25-35页 |
| ·s3c2440内部上位机通信程序设计 | 第25-27页 |
| ·FPGA内部s3c2440通信模块设计 | 第27-31页 |
| ·FPGA内部存储板控制模块设计 | 第31-32页 |
| ·FPGA内部相机控制模块设计 | 第32-35页 |
| 第四章 存储模块设计与实现 | 第35-53页 |
| ·存储板总体设计 | 第35-40页 |
| ·NAND Flash分析 | 第35-38页 |
| ·存储板总体结构 | 第38-40页 |
| ·存储板逻辑设计与实现 | 第40-53页 |
| ·写入模块逻辑设计 | 第40-46页 |
| ·读取模块逻辑设计 | 第46-49页 |
| ·擦除模块逻辑设计 | 第49-50页 |
| ·地址传输模块逻辑设计 | 第50-53页 |
| 第五章 系统调试 | 第53-65页 |
| ·系统硬件改进 | 第53-56页 |
| ·系统与上位机通信方式改进 | 第53-54页 |
| ·相机信号分配改进 | 第54-56页 |
| ·NAND Flash位反转与坏块问题处理 | 第56-59页 |
| ·FPGA内部程序调试 | 第59-65页 |
| ·存储板写入模块改进 | 第59-61页 |
| ·针对帧信号的改进 | 第61-62页 |
| ·存储板与控制板数据传输逻辑改进 | 第62-65页 |
| 结束语 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 研究生期间研究成果 | 第71页 |
