| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-23页 |
| ·课题研究背景 | 第11-13页 |
| ·NAND 闪存的发展历程 | 第13-15页 |
| ·NAND 闪存与 NOR 闪存的对比 | 第15-17页 |
| ·SLC 与 MLC 闪存的对比 | 第17-19页 |
| ·NAND FLASH 的应用 | 第19-20页 |
| ·国内外研究动态 | 第20-21页 |
| ·本课题意义 | 第21-23页 |
| 第二章 NAND FLASH 器件架构及基本操作分析 | 第23-33页 |
| ·NAND FLASH 器件架构 | 第23-24页 |
| ·NAND FLASH 器件接口介绍 | 第24-25页 |
| ·NAND FLASH 的操作时序分析 | 第25-31页 |
| ·读页操作 | 第27-28页 |
| ·写页操作 | 第28-29页 |
| ·读状态操作 | 第29-30页 |
| ·块擦除操作 | 第30-31页 |
| ·读写操作的一些优化操作 | 第31-32页 |
| ·写回式写入 | 第31页 |
| ·任意字节数据访问 | 第31页 |
| ·两面中页读写 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 NAND FLASH 控制器规格 | 第33-52页 |
| ·控制器支持的功能特性 | 第33页 |
| ·控制器接口信号 | 第33-36页 |
| ·CPU 配置寄存器 | 第36-48页 |
| ·NAND FLASH 器件接口时序设定 | 第45-47页 |
| ·数据结构 | 第47-48页 |
| ·控制器架构 | 第48-51页 |
| ·控制器工作流程简介 | 第49-50页 |
| ·控制器写页操作工作流程 | 第49页 |
| ·控制器读页操作工作流程 | 第49-50页 |
| ·控制器擦除操作工作流程 | 第50页 |
| ·各个模块之间数据交互协议 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 各个模块设计 | 第52-74页 |
| ·CPU 配置模块的设计 | 第52-57页 |
| ·模块示意图 | 第52页 |
| ·输入输出描述 | 第52-56页 |
| ·模块功能描述 | 第56-57页 |
| ·AMBA AHB MASTER 接口 DMA 的设计 | 第57-62页 |
| ·模块示意图 | 第58页 |
| ·输入输出描述 | 第58-60页 |
| ·模块功能描述 | 第60-62页 |
| ·自动读写 NAND FLASH 数据模块的设计 | 第62-66页 |
| ·模块示意图 | 第62-63页 |
| ·输入输出描述 | 第63-65页 |
| ·模块功能描述 | 第65-66页 |
| ·CPU 直接控制读写 NAND FLASH 数据模块的设计 | 第66-68页 |
| ·模块示意图 | 第67页 |
| ·输入输出描述 | 第67-68页 |
| ·模块功能描述 | 第68页 |
| ·BCH 编解码模块的设计 | 第68-73页 |
| ·BCH 码基本原理 | 第69-70页 |
| ·关于串行算法转并行算法 | 第70-71页 |
| ·BCH 编码器的设计 | 第71-72页 |
| ·BCH 解码器的设计 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第五章 功能仿真、DC 综合和形式验证 | 第74-80页 |
| ·功能仿真 | 第74-77页 |
| ·VIP 的介绍 | 第75-76页 |
| ·仿真工具介绍 | 第76页 |
| ·代码测试覆盖率分析 | 第76-77页 |
| ·DESIGN COMPILER 综合 | 第77-79页 |
| ·LEC 形式验证 | 第79页 |
| ·本章小结 | 第79-80页 |
| 第六章 FPGA 软硬件协同测试 | 第80-90页 |
| ·FPGA 测试平台介绍 | 第80-82页 |
| ·FPGA 系统环境搭建 | 第80-81页 |
| ·FPGA 硬件平台搭建 | 第81-82页 |
| ·编写 NAND FLASH 软硬件协同验证的 C 程序代码 | 第82-88页 |
| ·NAND FLASH 使用相关驱动程序 | 第88-89页 |
| ·本章小结 | 第89-90页 |
| 第七章 结论和展望 | 第90-92页 |
| 致谢 | 第92-93页 |
| 参考文献 | 第93-95页 |
