DVB-T2系统中BCH译码器的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-17页 |
| ·课题来源 | 第9页 |
| ·研究背景 | 第9-10页 |
| ·DVB-T2标准简介 | 第9页 |
| ·DVB-T2特点及纠错要求 | 第9-10页 |
| ·国内外研究现状 | 第10-13页 |
| ·课题研究目的与意义 | 第13-15页 |
| ·论文研究内容与结构 | 第15-17页 |
| 第2章 纠错码理论与BCH译码算法分析 | 第17-32页 |
| ·纠错码基本理论 | 第17-21页 |
| ·伽罗华域理论 | 第17-19页 |
| ·BCH码 | 第19页 |
| ·DVB-T2中的BCH码 | 第19-21页 |
| ·BCH译码实现原理分析 | 第21-23页 |
| ·基于BM迭代的硬判决算法的分析 | 第23-30页 |
| ·EUCLID算法及ME算法 | 第23-24页 |
| ·有求逆运算的BM算法 | 第24-27页 |
| ·无逆的BM迭代算法分析 | 第27-29页 |
| ·串行无逆的BM迭代算法的分析 | 第29-30页 |
| ·求σ(x)的根并纠错 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 BCH译码电路的设计与实现 | 第32-48页 |
| ·有限域乘法器的设计 | 第32-36页 |
| ·通用乘法器的设计 | 第32-33页 |
| ·固定因子乘法器的设计 | 第33-34页 |
| ·乘法器的重构 | 第34-36页 |
| ·并行伴随式的硬件设计与实现 | 第36-39页 |
| ·错误位置多项式生成电路的设计 | 第39-40页 |
| ·并行钱氏搜索电路的设计与实现 | 第40-44页 |
| ·控制模块的设计与实现 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 BCH译码器实现的测试与验证 | 第48-58页 |
| ·软件开发测试平台与测试环境的建立 | 第48-49页 |
| ·BCH译码器的仿真 | 第49-55页 |
| ·有1个错误位置的译码仿真分析 | 第49-51页 |
| ·有2个错误位置的译码仿真分析 | 第51-55页 |
| ·BCH译码器的FPGA验证 | 第55-56页 |
| ·BCH码测试覆盖率的验证 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第5章 总结与展望 | 第58-60页 |
| ·总结 | 第58-59页 |
| ·展望 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-63页 |
