基于DSP/FPGA的捷联导航计算机研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·课题的研究背景 | 第10-11页 |
| ·导航计算机发展现状 | 第11-13页 |
| ·论文的主要内容 | 第13-14页 |
| 第2章 捷联导航计算机的硬件设计 | 第14-28页 |
| ·总体方案设计 | 第14-15页 |
| ·DSP 最小系统设计 | 第15-22页 |
| ·DSP 芯片选型 | 第15-16页 |
| ·时钟模块 | 第16-17页 |
| ·复位电路 | 第17-18页 |
| ·外部存储器扩展 | 第18-20页 |
| ·JTAG 电路 | 第20-21页 |
| ·电源电路 | 第21-22页 |
| ·FPGA 电路设计 | 第22-27页 |
| ·FPGA 选型 | 第22-23页 |
| ·FPGA 配置电路 | 第23-24页 |
| ·FPGA 与 AD 接口电路 | 第24-25页 |
| ·FPGA 与 DSP 接口设计 | 第25-26页 |
| ·FPGA 电源电路 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 FPGA 程序设计 | 第28-42页 |
| ·引言 | 第28页 |
| ·FPGA 开发平台简介 | 第28-31页 |
| ·FPGA 开发流程 | 第28-29页 |
| ·FPGA 常用开发工具 | 第29-30页 |
| ·硬件描述语言 | 第30-31页 |
| ·ADC 控制器实现 | 第31-33页 |
| ·AD7656 时序分析 | 第31页 |
| ·AD7656 控制状态机 | 第31-33页 |
| ·ADC 控制器仿真验证 | 第33页 |
| ·FIFO 实现 | 第33-36页 |
| ·FIFO 结构 | 第34页 |
| ·FIFO 设计 | 第34-36页 |
| ·FIFO 仿真验证 | 第36页 |
| ·UART 设计 | 第36-41页 |
| ·UART 数据传输协议 | 第37页 |
| ·波特率发生器 | 第37-38页 |
| ·波特率发生器仿真验证 | 第38页 |
| ·发送模块 | 第38-39页 |
| ·发送模块仿真验证 | 第39页 |
| ·接收模块 | 第39-40页 |
| ·接收模块仿真验证 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 基于 DSP/BIOS 的系统软件设计 | 第42-57页 |
| ·CCS 集成开发环境介绍 | 第42页 |
| ·DSP/BIOS 实时系统操作 | 第42页 |
| ·DSP/BIOS 组件 | 第42-45页 |
| ·DSP/BIOS 实时库和 API | 第43页 |
| ·DSP/BIOS 配置工具 | 第43-45页 |
| ·DSP/BIOS 插件——实时分析工具 | 第45页 |
| ·DSP/BIOS 线程调度 | 第45页 |
| ·DSP/BIOS 程序开发流程 | 第45-46页 |
| ·基于 DSP/BIOS 的导航程序开发 | 第46-52页 |
| ·系统软件架构 | 第47页 |
| ·任务线程分配 | 第47-48页 |
| ·静态配置 | 第48-50页 |
| ·捷联解算程序 | 第50-52页 |
| ·片级支持库 | 第52页 |
| ·Flash 引导装载系统设计 | 第52-55页 |
| ·Bootloader 原理 | 第53-54页 |
| ·Bootloader 开发 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第5章 系统测试 | 第57-64页 |
| ·硬件调试 | 第57-58页 |
| ·软件调试 | 第58-62页 |
| ·FPGA 模块调试 | 第58-60页 |
| ·Flash 模块调试 | 第60页 |
| ·SDRAM 调试 | 第60-61页 |
| ·Boot 测试 | 第61-62页 |
| ·数据采集测试 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第68-69页 |
| 致谢 | 第69-70页 |
| 附录 | 第70页 |
