| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题研究背景 | 第9-10页 |
| ·课题研究内容 | 第10-11页 |
| ·论文的结构安排 | 第11-13页 |
| 第二章 网络处理器体系结构 | 第13-23页 |
| ·网络处理器典型体系结构 | 第13-14页 |
| ·XDNP 网络处理器硬件结构 | 第14-16页 |
| ·网络处理器的并行技术 | 第16-20页 |
| ·网络处理器并行任务分配与处理的设计需求与重要性 | 第20-21页 |
| ·本章小结 | 第21-23页 |
| 第三章 基于宏流水线结构的多线程系统的的并行任务处理 | 第23-35页 |
| ·网络处理器软件开发中的关键问题 | 第23-24页 |
| ·包处理功能流水线划分方法 | 第24-25页 |
| ·并行包处理任务调度方法 | 第25-28页 |
| ·片上硬件线程间相互通信的方法 | 第28-31页 |
| ·基于共享队列结构的读锁互斥操作 | 第31-34页 |
| ·基于多生产者——多消费者的串行共享队列结构 | 第31-32页 |
| ·一种读锁互斥操作 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 网络处理器并行任务处理的宏流水线实现 | 第35-53页 |
| ·XDNP 网络处理器的软件构成 | 第35页 |
| ·XDNP 网络处理器的软件开发环境 | 第35-38页 |
| ·开发环境与工具 | 第35-37页 |
| ·开发语言介绍 | 第37-38页 |
| ·XDNP 软件设计中的数据结构 | 第38-41页 |
| ·存储资源使用 | 第38-39页 |
| ·自由链表和分组链表 | 第39页 |
| ·路由索引表和转发表 | 第39-40页 |
| ·分组描述符和队列描述符 | 第40-41页 |
| ·邮箱 | 第41页 |
| ·XDNP 的并行处理宏流水的设计实现 | 第41-43页 |
| ·接收流程概述 | 第41-42页 |
| ·发送流程概述 | 第42-43页 |
| ·宏流水线中接收级处理实现 | 第43-46页 |
| ·初始化配置 | 第43页 |
| ·包头验证和修改 | 第43-44页 |
| ·报文状态信息传递 | 第44-45页 |
| ·路由查找 | 第45页 |
| ·入队操作 | 第45-46页 |
| ·宏流水线发送级处理实现 | 第46-49页 |
| ·初始化配置 | 第46-47页 |
| ·任务调度 | 第47-48页 |
| ·出队操作 | 第48-49页 |
| ·读锁互斥机制的硬件结构实现 | 第49-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 仿真及性能分析 | 第53-63页 |
| ·性能分析概述 | 第53页 |
| ·仿真及结果分析 | 第53-61页 |
| ·仿真环境配置 | 第53-56页 |
| ·仿真及性能分析 | 第56-61页 |
| ·本章小结 | 第61-63页 |
| 第六章 结束语 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 研究成果 | 第71-72页 |