基于FPGA的FFT处理器的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第1章 绪论 | 第8-15页 |
| ·课题背景 | 第8-9页 |
| ·国内外发展综述 | 第9-11页 |
| ·选题的意义 | 第11页 |
| ·FPGA技术与Verilog HDL语言 | 第11-14页 |
| ·FPGA的基本结构 | 第12-13页 |
| ·硬件描述语言Verilog HDL | 第13-14页 |
| ·本文结构 | 第14页 |
| ·本章小结 | 第14-15页 |
| 第2章 离散傅立叶变换和FFT算法理论 | 第15-27页 |
| ·离散傅立叶变换 | 第15-16页 |
| ·快速傅立叶变换(FFT)算法 | 第16-26页 |
| ·离散傅立叶变换的计算量 | 第16-17页 |
| ·基-2 FFT算法 | 第17-25页 |
| ·基-4 FFT算法 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 FFT处理器的实现方案 | 第27-34页 |
| ·引言 | 第27页 |
| ·FFT处理器的几种硬件实现方式 | 第27-29页 |
| ·基-2 FFT处理器的流水线实现方案 | 第29-31页 |
| ·1024 点流水线FFT处理器工作流程 | 第31-33页 |
| ·本章小结 | 第33-34页 |
| 第4章 FFT处理器的FPGA设计与实现 | 第34-59页 |
| ·数据运算格式 | 第34-38页 |
| ·基本概念 | 第34-35页 |
| ·二进制浮点数的存储(记数)格式 | 第35-37页 |
| ·浮点运算的基本步骤 | 第37-38页 |
| ·浮点数舍入 | 第38-39页 |
| ·浮点运算单元的FPGA实现 | 第39-45页 |
| ·浮点数加(减)法的FPGA实现 | 第39-42页 |
| ·浮点数乘法器的FPGA实现 | 第42-45页 |
| ·蝶形运算单元的FPGA实现 | 第45-49页 |
| ·浮点复数运算单元的FPGA实现 | 第45-47页 |
| ·蝶形运算单元的FPGA实现 | 第47-49页 |
| ·单级运算模块的FPGA实现 | 第49-56页 |
| ·数据通路变换器的FPGA实现 | 第49-51页 |
| ·第一级蝶形运算电路的FPGA实现 | 第51-53页 |
| ·第二级至第十级蝶形运算电路的FPGA实现 | 第53-56页 |
| ·FFT运算模块的FPGA实现 | 第56-57页 |
| ·DCM(时钟管理器)设计 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 FFT处理器仿真和误差分析 | 第59-67页 |
| ·FFT处理器的MATLAB仿真 | 第59-62页 |
| ·误差分析 | 第62-65页 |
| ·正弦信号误差计算 | 第62-64页 |
| ·三角信号误差计算 | 第64-65页 |
| ·误差分析 | 第65页 |
| ·FFT处理器性能 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 结论 | 第67-68页 |
| 参考文献 | 第68-73页 |
| 致谢 | 第73页 |
