高性能专用FPGA算术部件的研究与设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-10页 |
| CONTENTS | 第10-12页 |
| 第一章 绪论 | 第12-17页 |
| ·引言 | 第12页 |
| ·FPGA部件的应用前景 | 第12-13页 |
| ·算术部件的研究现状 | 第13-15页 |
| ·算术部件的国外研究现状及发展 | 第13-14页 |
| ·算术部件的国内研究现状及发展 | 第14-15页 |
| ·研究内容及意义 | 第15-16页 |
| ·论文结构 | 第16-17页 |
| 第二章 本文总的设计方案 | 第17-21页 |
| 第三章 改进的加法器设计 | 第21-35页 |
| ·加法器运算电路原理 | 第21-26页 |
| ·1位全加器电路 | 第21-22页 |
| ·n位传统加法器电路设计 | 第22-26页 |
| ·32位改进加法器设计 | 第26-34页 |
| ·小结 | 第34-35页 |
| 第四章 改进的乘法器设计 | 第35-55页 |
| ·乘法器的原理及体系结构 | 第35-37页 |
| ·常见的乘法器结构 | 第37-41页 |
| ·迭代乘法器 | 第37-38页 |
| ·阵列乘法器 | 第38-39页 |
| ·乘法器的 Verilog HDL语言描述 | 第39-41页 |
| ·改进的 Booth乘法器设计 | 第41-44页 |
| ·部分积压缩电路设计 | 第44-47页 |
| ·传统的4-2压缩器树 | 第44-46页 |
| ·5-2压缩器 | 第46-47页 |
| ·32位改进 Radix-16Booth乘法器 | 第47-53页 |
| ·改进方案及设计过程 | 第47-49页 |
| ·逻辑仿真及性能比较 | 第49-53页 |
| ·小结 | 第53-55页 |
| 第五章 改进除法器的研究设计 | 第55-70页 |
| ·除法器的设计原理 | 第55-57页 |
| ·常见的除法器结构 | 第57-61页 |
| ·迭代除法器 | 第57-58页 |
| ·SRT算法 | 第58-61页 |
| ·Radix-16 SRT除法器设计 | 第61-69页 |
| ·Radix-16 SRT算法 | 第62-65页 |
| ·逻辑仿真及性能分析 | 第65-69页 |
| ·小结 | 第69-70页 |
| 第六章 浮点运算单元 | 第70-84页 |
| ·IEEE 754浮点数据表示 | 第70-73页 |
| ·浮点加法器的研究设计 | 第73-83页 |
| ·浮点加法器的基本原理 | 第74-75页 |
| ·常见的浮点加法器结构 | 第75-77页 |
| ·32位改进的浮点加法器设计 | 第77-83页 |
| ·小结 | 第83-84页 |
| 结束语 | 第84-86页 |
| 参考文献 | 第86-89页 |
| 攻读硕士学位期间发表的学术论文 | 第89-91页 |
| 致谢 | 第91页 |
