高速低功耗嵌入式SRAM研究与设计
摘要 | 第1-4页 |
Abstract | 第4-5页 |
目录 | 第5-7页 |
第一章 绪论 | 第7-17页 |
·课题来源及研究意义 | 第7页 |
·SRAM设计技术发展趋势 | 第7-13页 |
·SRAM低功耗设计 | 第7-12页 |
·SRAM高速设计 | 第12-13页 |
·存储器产品发展趋势 | 第13-14页 |
·国外发达国家存储器发展动态 | 第13-14页 |
·国内存储器发展现状 | 第14页 |
·课题的主要工作及技术要点 | 第14-15页 |
·论文章节组成 | 第15-17页 |
第二章 SRAM电路设计 | 第17-41页 |
·SRAM工作原理 | 第17-21页 |
·SRAM结构 | 第17-20页 |
·SRAM基本工作时序 | 第20-21页 |
·SRAM存储单元的研究 | 第21-25页 |
·SRAM存储单元的介绍 | 第21-22页 |
·SRAM存储单元静态噪声容限 | 第22-25页 |
·SRAM存储阵列布局 | 第25-27页 |
·大容量存储阵列布局 | 第25-26页 |
·低容量存储阵列布局 | 第26-27页 |
·地址译码电路设计 | 第27-31页 |
·静态CMOS逻辑 | 第28-29页 |
·动态逻辑 | 第29-31页 |
·敏感放大电路设计 | 第31-34页 |
·电流镜型敏感放大器 | 第32-33页 |
·交叉耦合型敏感放大器 | 第33-34页 |
·锁存型敏感放大器 | 第34页 |
·数据输出电路 | 第34-35页 |
·位线预充电电路 | 第35-36页 |
·Tracking机制 | 第36-40页 |
·SRAM自复位原理 | 第36-38页 |
·常规Tracking机制 | 第38-39页 |
·时序裕量小的Tracking机制 | 第39-40页 |
·本章小结 | 第40-41页 |
第三章 512K SRAM设计 | 第41-57页 |
·存储阵列布局 | 第41页 |
·译码电路设计 | 第41-45页 |
·行地址预译码电路设计 | 第42-45页 |
·列地址译码电路设计 | 第45页 |
·时序控制电路 | 第45-46页 |
·数据输入输出电路设计 | 第46-47页 |
·数据输入电路 | 第46页 |
·数据输出电路 | 第46-47页 |
·敏感放大电路设计 | 第47-50页 |
·Tracking机制设计 | 第50-55页 |
·类电流源存储单元和可复制存储单元设计 | 第50-52页 |
·编程电路与开关选择电路设计 | 第52-53页 |
·存储器架构 | 第53-55页 |
·低功耗分析与设计 | 第55-56页 |
·低功耗设计 | 第55-56页 |
·本章小结 | 第56-57页 |
第四章 SRAM仿真 | 第57-65页 |
·前仿真流程与仿真工具环境设置 | 第57-60页 |
·直流通路检查 | 第57-58页 |
·HSIM精度与仿真速度的设置 | 第58页 |
·前仿真分析 | 第58-60页 |
·后仿真与仿真工具环境的设置 | 第60-62页 |
·SRAM整体后性能仿真分析 | 第60-62页 |
·仿真模型的建立 | 第62页 |
·SRAM仿真矢量文件的生成 | 第62-64页 |
·HSIM矢量文件的格式 | 第62-63页 |
·Verilog生成矢量文件 | 第63-64页 |
·功耗仿真结果 | 第64页 |
·本章小结 | 第64-65页 |
第五章 SRAM版图设计 | 第65-73页 |
·整体布局(floor-plan) | 第65-66页 |
·信号线布局(signal-plan) | 第66-70页 |
·减少全局信号线 | 第66页 |
·优化信号线的宽度和间距 | 第66-68页 |
·导线延时优化方法 | 第68-70页 |
·电源网络布局(power-plan) | 第70-71页 |
·存储单元电源线布局 | 第70页 |
·字线驱动电路部分电源线布局 | 第70-71页 |
·预译码电路部分电源线布局 | 第71页 |
·版图验证 | 第71页 |
·本章小结 | 第71-73页 |
第六章 结束语 | 第73-75页 |
·总结 | 第73页 |
·展望 | 第73-75页 |
致谢 | 第75-77页 |
研究生期间发表的论文 | 第77-79页 |
参考文献 | 第79-82页 |
附录 | 第82-83页 |