| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·TOE 技术产生的背景 | 第9页 |
| ·TOE 技术的产生原因 | 第9-12页 |
| ·TOE 功能的实现 | 第12-14页 |
| 第二章 TOE 的发展状况 | 第14-19页 |
| ·TOE 目前发展状况 | 第14-15页 |
| ·TOE 产品的研制成果 | 第15-18页 |
| ·Intel Pro／1000 MT 千兆服务器适配器 | 第15页 |
| ·Adaptec 网络加速卡 | 第15-18页 |
| ·本章小节 | 第18-19页 |
| 第三章 架构 | 第19-68页 |
| ·设计规范 | 第19-21页 |
| ·从TCP/IP 协议栈到TOE（卸载引擎） | 第19-21页 |
| ·TCP/IP 协议 | 第21-35页 |
| ·封装 | 第22-23页 |
| ·地址解析协议(ARP) | 第23-26页 |
| ·网际协议(IP) | 第26-29页 |
| ·ICMP：Internet 控制报文协议 | 第29-30页 |
| ·用户数据报协议（UDP） | 第30-31页 |
| ·传输控制协议（TCP） | 第31-35页 |
| ·系统浏览 | 第35-37页 |
| ·设计逻辑浏览 | 第37-39页 |
| ·物理块图 | 第39-41页 |
| ·子模块的设计 | 第41-55页 |
| ·连接控制信息（CCI） | 第41-42页 |
| ·数据缓冲管理 | 第42-45页 |
| ·缓冲表的结构 | 第45-48页 |
| ·内部总线 | 第48-50页 |
| ·仲裁器 | 第50-52页 |
| ·16 比特检验和模块 | 第52-55页 |
| ·ARP 表和4 层连接控制表 | 第55页 |
| ·协议模块 | 第55-57页 |
| ·CPU CCI 访问模块 | 第55-56页 |
| ·ARP 模块 | 第56-57页 |
| ·数据流程 | 第57-62页 |
| ·接收数据流程 | 第58-60页 |
| ·发送数据流程 | 第60-62页 |
| ·TOE 软件部分 | 第62-68页 |
| ·MAC 接收数据中断服务程序 | 第62-64页 |
| ·TOE RX 完成中断服务程序 | 第64-65页 |
| ·主机发送数据中断服务程序 | 第65-66页 |
| ·MAC 发送中断服务程序 | 第66-68页 |
| 第四章 系统完成情况 | 第68-75页 |
| ·系统结构 | 第68-69页 |
| ·完成情况 | 第69-72页 |
| ·数据缓冲控制设计 | 第69-71页 |
| ·ARP 设计 | 第71-72页 |
| ·FPGA 开发环境 | 第72-75页 |
| ·开发板介绍 | 第72-75页 |
| 第五章 功能测试部分 | 第75-90页 |
| ·数据缓冲模块测试 | 第78-81页 |
| ·连接控制信息模块测试 | 第81-84页 |
| ·ARP 各相关功能模块 | 第84-90页 |
| 第六章 结论 | 第90-91页 |
| 未来的工作 | 第91-92页 |
| 致谢 | 第92-93页 |
| 参考文献 | 第93-94页 |