| 摘要 | 第1-4页 |
| Abstract | 第4-11页 |
| 第1章 引言 | 第11-19页 |
| ·课题背景 | 第11-16页 |
| ·H.264/AVC 的简介和发展历史 | 第11-14页 |
| ·AVS 的简介和发展历史 | 第14-16页 |
| ·课题的目的和意义 | 第16-18页 |
| ·本文研究的主要内容和主要贡献 | 第18-19页 |
| ·本文研究的主要内容 | 第18页 |
| ·各章内容简介 | 第18页 |
| ·本文的主要贡献 | 第18-19页 |
| 第2章 H.264/AVC 去块效应滤波算法的研究 | 第19-29页 |
| ·块效应的产生和消除 | 第19-22页 |
| ·边界强度和阈值的确定过程 | 第22-25页 |
| ·边界强度（BS）的确定 | 第22-23页 |
| ·阈值（TH）的确定 | 第23-25页 |
| ·不同边界强度下的滤波过程 | 第25-27页 |
| ·弱滤波（BS＝0） | 第25页 |
| ·标准滤波（BS＝1，2，3） | 第25-26页 |
| ·强滤波（BS＝4） | 第26-27页 |
| ·本章小结 | 第27-29页 |
| 第3章 H.264/AVC 去块效应滤波算法的ASIC 硬件实现 | 第29-60页 |
| ·本章引论 | 第29-30页 |
| ·硬件实现过程中的相关考虑 | 第30-36页 |
| ·最高工作频率的考虑 | 第30-32页 |
| ·综合面积、功耗的考虑 | 第32-33页 |
| ·芯片外围接口的考虑 | 第33-36页 |
| ·硬件实现过程中的数据准备 | 第36-40页 |
| ·量化系数（QP）的准备 | 第36-37页 |
| ·阈值参数（TH）的准备 | 第37-38页 |
| ·边界强度（BS）的准备 | 第38-40页 |
| ·硬件实现的具体滤波过程 | 第40-48页 |
| ·系统仿真、综合结果分析和意义 | 第48-52页 |
| ·芯片版图设计 | 第52-54页 |
| ·芯片测试相关工作 | 第54-59页 |
| ·小结 | 第59-60页 |
| 第4章 AVS 去块效应滤波算法的研究 | 第60-70页 |
| ·块效应的产生和消除 | 第60-61页 |
| ·边界强度和阈值的确定过程 | 第61-65页 |
| ·边界强度（BS）的确定 | 第61-63页 |
| ·阈值（TH）的确定 | 第63-65页 |
| ·不同边界强度下的滤波过程 | 第65-69页 |
| ·BS＝0 的滤波过程 | 第65-66页 |
| ·BS＝1 的滤波过程 | 第66-67页 |
| ·BS＝2 的滤波过程 | 第67-69页 |
| ·本章小结 | 第69-70页 |
| 第5章 AVS 去块效应滤波算法的FPGA 硬件实现 | 第70-83页 |
| ·本章引论 | 第70页 |
| ·基于64 位总线宽度的设计（方案1） | 第70-75页 |
| ·设计思想 | 第70-74页 |
| ·仿真结果 | 第74-75页 |
| ·基于32 位总线宽度的设计（方案2） | 第75-77页 |
| ·设计思想 | 第75-76页 |
| ·仿真结果 | 第76-77页 |
| ·FPGA 综合 | 第77-81页 |
| ·方案1 的综合结果 | 第77-79页 |
| ·方案2 的综合结果 | 第79-80页 |
| ·方案1 和方案2 的设计比较 | 第80-81页 |
| ·本章小结 | 第81-83页 |
| 第6章 结论 | 第83-85页 |
| ·研究总结 | 第83页 |
| ·需进一步开展的工作 | 第83-85页 |
| 参考文献 | 第85-91页 |
| 致谢 | 第91-92页 |
| 附录A WishBone 总线协议及其握手时序简介 | 第92-98页 |
| A.1 WISHBONE 的设计思想和特点 | 第92-94页 |
| A.2 WISHBONE 的经典总线周期 | 第94-96页 |
| A.2.1 RST 时序 | 第94页 |
| A.2.2 数据传输周期初始化 | 第94页 |
| A.2.3 握手协议 | 第94-95页 |
| A.2.4 单个数据读写周期 | 第95-96页 |
| A.2.5 块数据读写周期 | 第96页 |
| A.2.6 RMW 周期 | 第96页 |
| A.3 数据组织方式 | 第96-98页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第98页 |
