| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-23页 |
| ·引言 | 第12-13页 |
| ·有限域和有限域运算概述 | 第13-18页 |
| ·有限域基本概念 | 第13-16页 |
| ·有限域乘法运算研究现状 | 第16-18页 |
| ·有限域运算的硬件考虑 | 第18页 |
| ·RS编解码简介 | 第18-21页 |
| ·RS码的定义 | 第18-19页 |
| ·RS码编码 | 第19-20页 |
| ·RS码解码 | 第20-21页 |
| ·本文研究目的、内容和意义 | 第21-22页 |
| ·本文的结构 | 第22-23页 |
| 第二章 有限域乘法基本算法和结构研究分析 | 第23-34页 |
| ·串行乘法器的基本结构 | 第23-31页 |
| ·对偶基乘法器(Berlekamp乘法器) | 第23-24页 |
| ·正规基乘法器(Massey-Omura乘法器) | 第24-27页 |
| ·多项式基乘法器 | 第27-29页 |
| ·串行乘法器的比较分析 | 第29-31页 |
| ·比特并行乘法器基本结构 | 第31-34页 |
| ·对偶基乘法器 | 第31-32页 |
| ·正规基乘法器 | 第32页 |
| ·多项式基乘法器 | 第32-33页 |
| ·并行乘法器比较 | 第33-34页 |
| 第三章 常数乘法器与正规基乘法器的优化设计 | 第34-44页 |
| ·有限域常数乘法器的优化设计 | 第34-41页 |
| ·Alpha乘法器 | 第34-35页 |
| ·基于贪婪算法的常数乘法器的优化设计 | 第35-41页 |
| ·正规基乘法器的设计 | 第41-44页 |
| ·乘积项函数 | 第41页 |
| ·GF(2~8)上的并行正规基乘法器 | 第41-44页 |
| 第四章 可编程并行有限域乘法器设计实现 | 第44-64页 |
| ·概述 | 第44-45页 |
| ·本原多项式可编程的并行乘法算法的研究分析与设计实现 | 第45-53页 |
| ·脉动阵列乘法器的设计 | 第45-49页 |
| ·LSB半脉动阵列乘法器设计实现 | 第49-53页 |
| ·一种通用的全并行有限域乘法器 | 第53-60页 |
| ·多项式基有限域乘法 | 第53-54页 |
| ·设计原理与方法 | 第54-59页 |
| ·专用乘法器的设计 | 第59-60页 |
| ·其它方法 | 第60页 |
| ·域和本原多项式均可编程的并行有限域乘法器 | 第60-62页 |
| ·在大域值乘法器中实现小域值有限域乘法的方法 | 第61-62页 |
| ·几种有限域乘法器的实现性能比较 | 第62-64页 |
| 第五章 并行有限域求逆器和除法器的设计实现 | 第64-72页 |
| ·概述 | 第64-65页 |
| ·基于费马定理的有限域求逆/除法器 | 第65-72页 |
| ·有限域求逆算法和结构 | 第65-67页 |
| ·GF(2~8)上的求逆器的设计 | 第67-70页 |
| ·VLSI实现结果与分析 | 第70-72页 |
| 第六章 有限域乘法器和除法器的设计验证 | 第72-78页 |
| ·数字集成电路设计验证的一般方法 | 第72-74页 |
| ·动态模拟验证 | 第72-73页 |
| ·静态时序验证 | 第73页 |
| ·形式验证 | 第73-74页 |
| ·有限域乘除法器功能测试码的开发与模拟验证 | 第74-76页 |
| ·功能测试码的开发原则 | 第74-75页 |
| ·乘法器测试码的开发及功能验证 | 第75-76页 |
| ·除法器测试码的开发及模拟验证 | 第76页 |
| ·验证结果分析 | 第76页 |
| ·有限域乘除法器设计的形式验证 | 第76-78页 |
| ·Formality的基本特点 | 第76-77页 |
| ·形式验证的结果 | 第77-78页 |
| 结束语 | 第78-79页 |
| 致谢 | 第79-80页 |
| 作者在学期间取得的学术成果 | 第80-81页 |
| 参考文献 | 第81-83页 |