| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| ·跳频通信系统简介 | 第7-12页 |
| ·跳频通信系统概念和特点 | 第7页 |
| ·跳频通信系统组成 | 第7-8页 |
| ·跳频通信系统的主要技术指标 | 第8-12页 |
| ·论文研究的内容及待实现跳频通信系统的技术指标 | 第12-13页 |
| ·论文研究内容 | 第12页 |
| ·待实现跳频通信系统技术指标 | 第12-13页 |
| 第二章 高速跳频通信系统系统设计 | 第13-21页 |
| ·频率合成器的选择 | 第13页 |
| ·频谱扩展、搬移方式的选择 | 第13-15页 |
| ·系统设计 | 第15-21页 |
| ·DDS输出频率的确定 | 第15-16页 |
| ·系统结构设计 | 第16-18页 |
| ·基带硬件平台设计 | 第18-21页 |
| 第三章 高速跳频通信系统关键模块设计 | 第21-49页 |
| ·跳频器设计 | 第21-26页 |
| ·DDS的结构及工作原理 | 第21-22页 |
| ·跳频器的实现 | 第22-24页 |
| 1. 数字接口设计 | 第23-24页 |
| ·模拟输出设计 | 第24-26页 |
| ·调制解调逻辑设计 | 第26-34页 |
| ·调制方式选择 | 第26页 |
| ·调制模块设计 | 第26-27页 |
| ·解调模块设计 | 第27-34页 |
| 1. 理论设计 | 第27-30页 |
| 2. 逻辑实现 | 第30-34页 |
| ·跳频序列设计 | 第34-37页 |
| ·用作跳频序列的m序列的设计 | 第34-35页 |
| ·用对偶频带法实现宽间隔跳频 | 第35-37页 |
| ·同步设计 | 第37-49页 |
| ·载波同步设计 | 第37-38页 |
| ·位同步设计 | 第38-45页 |
| 1. 位同步理论设计 | 第38-43页 |
| 2. 位同步的实现 | 第43-45页 |
| ·帧同步和跳频图案同步 | 第45-49页 |
| 第四章 测试结果与总结 | 第49-55页 |
| ·测试结果 | 第49-53页 |
| ·测试环境 | 第49页 |
| ·测试仪器 | 第49页 |
| ·测试结果 | 第49-53页 |
| ·总结 | 第53-55页 |
| 参考文献 | 第55-57页 |
| 发表论文和参加科研情况说明 | 第57-58页 |
| 发表论文 | 第57页 |
| 参加科研情况 | 第57-58页 |
| 致谢 | 第58-59页 |
| 附录 | 第59-69页 |
| 附录 1 Verilog HDL描述的SPI接口时序有限状态机 | 第59-60页 |
| 附录 2 Verilog HDL描述根据 DDS的指令转换数据长度的逻辑 | 第60-61页 |
| 附录 3 表3-1说明 | 第61-62页 |
| 附录 4 表3-2说明 | 第62-63页 |
| 附录 5 DSP解调部分的程序 | 第63-64页 |
| 附录 6 表3-3说明 | 第64-65页 |
| 附录 7 表3-4说明 | 第65-67页 |
| 附录 8 位同步程序 | 第67-68页 |
| 附录 9 表3-5说明 | 第68-69页 |
| 知识产权声明书和原创性声明 | 第69页 |