FPGA动态可重构研究
| 第一章 概述 | 第1-14页 |
| 1．1 FPGA的发展 | 第8-10页 |
| 1．2 可重构系统的发展 | 第10-12页 |
| 1．3 本实验硬件软件资源 | 第12-13页 |
| 1．4 本文的工作 | 第13-14页 |
| 第二章 原理介绍 | 第14-28页 |
| 2．1 FPGA基础理论 | 第14-22页 |
| 2．1．1 FPGA基本逻辑结构 | 第14-16页 |
| 2．1．2 FPGA布线结构 | 第16-17页 |
| 2．1．3 CAD流程 | 第17-18页 |
| 2．1．4 布局布线算法 | 第18-22页 |
| 2．1．4．1 布局算法 | 第18-20页 |
| 2．1．4．2 布线算法 | 第20-22页 |
| 2．2 FPGA动态可重构基础理论 | 第22-27页 |
| 2．2．1 FPGA动态可重构概念及原理 | 第22-24页 |
| 2．2．2 动态重构FPGA电路设计流程 | 第24-25页 |
| 2．2．3 FPGA动态可重构的优化算法 | 第25-27页 |
| 2．2．3．1 遗传算法 | 第25-26页 |
| 2．2．3．2 局部评估算法 | 第26-27页 |
| 2．3 小结 | 第27-28页 |
| 第三章 动态部分可重构的两种模式 | 第28-35页 |
| 3．1 基于模块的部分可重构 | 第28-30页 |
| 3．2 总线宏的通讯 | 第30-32页 |
| 3．3 基于差异的部分可重构 | 第32-34页 |
| 3．4 小结 | 第34-35页 |
| 第四章 动态可重构的设计流程 | 第35-47页 |
| 4．1 基于模块的动态可重构设计流程概述 | 第35页 |
| 4．2 模块设计入口和综合 | 第35-37页 |
| 4．3 模块设计实现 | 第37-41页 |
| 4．3．1 初始预算阶段 | 第37-40页 |
| 4．3．2 模块实现阶段 | 第40-41页 |
| 4．3．3 最终编译阶段 | 第41页 |
| 4．4 建立模块设计目录 | 第41-43页 |
| 4．5 NGDBUILD | 第43-46页 |
| 4．5．1 网表转换成NGD文件 | 第44页 |
| 4．5．2 NGDBuild输入文件 | 第44-46页 |
| 4．5．3 NGDBUILD输出文件和中间文件 | 第46页 |
| 4．6 小结 | 第46-47页 |
| 第五章 动态可重构的软件设计实现 | 第47-61页 |
| 5．1 基本电路功能 | 第47-48页 |
| 5．2 模块设计入口和综合 | 第48-52页 |
| 5．2．1 顶层设计 | 第48-50页 |
| 5．2．2 模块设计 | 第50-52页 |
| 5．3 模块设计实现 | 第52-60页 |
| 5．3．1 初始预算 | 第52-53页 |
| 5．3．2 模块实现 | 第53-58页 |
| 5．3．3 最终编译 | 第58-60页 |
| 5．4 小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 附录1、重构前顶层设计ALU．V | 第64-66页 |
| 附录2、重构后顶层设计ALU1．V | 第66-68页 |
| 附录3、端口约束 | 第68-71页 |
