| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-15页 |
| ·研究背景与现状 | 第8-9页 |
| ·信道编码概述 | 第9-13页 |
| ·数字通信系统 | 第9-11页 |
| ·信道编码 | 第11-13页 |
| ·DVB-S2系统简介 | 第13-14页 |
| ·本文主要内容 | 第14-15页 |
| 第二章 LDPC码 | 第15-31页 |
| ·线性分组码 | 第15-17页 |
| ·低密度奇偶校验码(LDPC码) | 第17-19页 |
| ·LDPC码编码 | 第19-24页 |
| ·RA编码算法 | 第20-21页 |
| ·RU算法 | 第21-24页 |
| ·LDPC码译码算法 | 第24-31页 |
| ·和积算法 | 第25-28页 |
| ·对数域的和积算法 | 第28-29页 |
| ·最小和算法 | 第29-30页 |
| ·改进的最小和算法 | 第30-31页 |
| 第三章 DVB-S2标准LDPC编码器原理 | 第31-41页 |
| ·DVB-S2标准的前向纠错系统 | 第31-32页 |
| ·LDPC码编码原理 | 第32-37页 |
| ·低复杂度编码算法 | 第32-34页 |
| ·DVB-S2标准LDPC编码算法 | 第34-36页 |
| ·DVB-S2标准LDPC码的性能 | 第36-37页 |
| ·软件实现与仿真 | 第37-41页 |
| 第四章 DVB-S2标准LDPC译码器设计 | 第41-52页 |
| ·LDPC译码器的原理和结构 | 第41-45页 |
| ·总体结构 | 第41-42页 |
| ·译码过程 | 第42页 |
| ·码特征 | 第42页 |
| ·奇偶校验 | 第42-44页 |
| ·存储器 | 第44-45页 |
| ·DVB-S2 LDPC码译码器设计 | 第45-52页 |
| ·DVB-S2 LDPC码的Tanner图 | 第45-47页 |
| ·节点映射 | 第47-48页 |
| ·译码器结构 | 第48-49页 |
| ·校验功能单元快速算法—γmin算法及其实现 | 第49-52页 |
| 第五章 校验功能单元的FPGA实现 | 第52-66页 |
| ·基于开发工具System Generator的FPGA设计方法 | 第52-53页 |
| ·利用System Generator进行系统级建模 | 第53-54页 |
| ·开发板及开发环境介绍 | 第54-60页 |
| ·硬件电路 | 第55页 |
| ·集成开发环境Xilinx ISE6.xi简介 | 第55-58页 |
| ·SpartanⅡ系列芯片介绍 | 第58-60页 |
| ·校验功能单元的FPGA实现 | 第60-66页 |
| 第六章 系统仿真结果与分析 | 第66-71页 |
| 第七章 总结与展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 硕士期间发表论文 | 第76-77页 |
| 致谢 | 第77页 |