基于虚拟仪器的数字测试平台
| 摘 要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目 录 | 第6-9页 |
| 第一章 引言 | 第9-12页 |
| ·研究工作的提出 | 第9页 |
| ·国内外动态 | 第9-10页 |
| ·主要工作和解决的问题 | 第10-12页 |
| 第二章 测试平台简介 | 第12-19页 |
| ·虚拟仪器和数据域测试 | 第12-17页 |
| ·虚拟仪器 | 第12-15页 |
| ·数据域测试和数据域测试仪器 | 第15-17页 |
| ·工作平台结构简介和课题主要工作 | 第17-19页 |
| 第三章 数据信号发生器 | 第19-26页 |
| ·设计要求和参数 | 第19页 |
| ·数据信号发生器设计原理和方案 | 第19-20页 |
| ·数据信号发生器设计原理 | 第19-20页 |
| ·数据信号发生器设计方案 | 第20页 |
| ·数据信号发生器设计电路 | 第20-26页 |
| ·时钟电路设计 | 第21-23页 |
| ·地址产生电路设计 | 第23-24页 |
| ·数据存储电路设计 | 第24-26页 |
| 第四章 逻辑分析仪 | 第26-39页 |
| ·设计要求和参数 | 第26-27页 |
| ·逻辑分析仪原理 | 第27-31页 |
| ·逻辑分析仪基本原理 | 第27-29页 |
| ·触发和跟踪 | 第29-31页 |
| ·电路设计 | 第31-37页 |
| ·数据获取电路 | 第31-33页 |
| ·触发电路和存储控制 | 第33-36页 |
| ·数据存储电路 | 第36页 |
| ·控制电路 | 第36-37页 |
| ·设计中逻辑状态分析仪和逻辑时序分析仪 | 第37-39页 |
| 第五章 软件设计 | 第39-48页 |
| ·LabWindows/CVI介绍 | 第39-40页 |
| ·测试平台的程序设计 | 第40-48页 |
| ·数据信号发生器程序设计 | 第43页 |
| ·逻辑分析仪程序设计 | 第43-48页 |
| 第六章 EPP接口和CPLD | 第48-63页 |
| ·测试系统和计算机得连接 | 第48页 |
| ·和计算机连接得两种方式 | 第48页 |
| ·EPP接口 | 第48-54页 |
| ·EPP模式简介 | 第49-50页 |
| ·EPP读写周期和时序 | 第50-53页 |
| ·EPP的寄存器接口 | 第53-54页 |
| ·EPP的初始化 | 第54页 |
| ·CPLD | 第54-63页 |
| ·CPLD/FPGA概述 | 第55-58页 |
| ·CPLD结构 | 第58-59页 |
| ·CPLD在设计中的使用 | 第59-63页 |
| 第七章 测试平台的使用 | 第63-74页 |
| ·测试用试验板设计 | 第63-67页 |
| ·计数器74LS191构成的16位加/减计数器 | 第63-64页 |
| ·全加器74LS83构成的16位累加器 | 第64-66页 |
| ·4/16译码器74LS | 第66-67页 |
| ·测试方案和测试结果 | 第67-74页 |
| ·16位计数器的测试 | 第67页 |
| ·16位累加器的测试 | 第67-70页 |
| ·4 /16译码器的测试 | 第70-74页 |
| 结束语 | 第74-75页 |
| 参考文献 | 第75-76页 |
| 致 谢 | 第76页 |
