| 第一章 频率合成技术概述 | 第1-13页 |
| 1．1 频率合成的概念及主要技术指标 | 第8页 |
| 1．2 频率合成技术的发展 | 第8-10页 |
| 1．3 各种频率合成技术的性能分析 | 第10-11页 |
| 1．4 DDS技术的发展趋势 | 第11-13页 |
| 第二章 DDS技术的基本理论 | 第13-27页 |
| 2．1 DDS技术的工作原理和主要特点 | 第13-14页 |
| 2．2 DDS的结构 | 第14-17页 |
| 2．2．1 相位累加器 | 第15页 |
| 2．2．2 查询表ROM | 第15-17页 |
| 2．2．3 数模转换器DAC | 第17页 |
| 2．3 DDS的理想输出频谱 | 第17-19页 |
| 2．4 含有噪声源的DDS输出谱 | 第19-27页 |
| 2．4．1 DDS的相位噪声分析 | 第20页 |
| 2．4．2 DDS的杂散分析 | 第20-27页 |
| 第三章 DDS芯片介绍 | 第27-36页 |
| 3．1 AD9857的技术特性 | 第27-28页 |
| 3．2 AD9857的结构 | 第28-29页 |
| 3．3 AD9857的工作模式 | 第29-30页 |
| 3．4 AD9857的工作原理及使用方法 | 第30-32页 |
| 3．5 计算机并口对AD9857的控制 | 第32-34页 |
| 3．5．1 计算机并口的结构 | 第32-33页 |
| 3．5．2 计算机并口与AD9857的接口 | 第33-34页 |
| 3．6 AD9857的引脚描述 | 第34-36页 |
| 第四章 DDS/PLL频率合成器系统设计 | 第36-51页 |
| 4．1 DDS/PLL频率合成器系统的原理 | 第36-37页 |
| 4．2 DDS输出频段的选择 | 第37页 |
| 4．3 DDS/PLL系统中的相位噪声 | 第37-39页 |
| 4．4 DDS/PLL系统中的杂散抑制 | 第39-42页 |
| 4．4．1 改善DDS杂散的措施 | 第39-41页 |
| 4．4．2 改善PLL杂散的措施 | 第41-42页 |
| 4．5 DDS/PLL频率合成器系统的频率转换时间 | 第42页 |
| 4．6 电路设计中的问题 | 第42-51页 |
| 4．6．1 滤波电路的设计 | 第42-45页 |
| 4．6．2 电路设计中的一些考虑 | 第45-51页 |
| 第五章 DDS频率合成器系统的研制 | 第51-61页 |
| 5．1 DDS系统的主要技术指标 | 第51页 |
| 5．2 DDS系统的方案设计及论证 | 第51-53页 |
| 5．2．1 DDS系统方案设计 | 第51-52页 |
| 5．2．2 DDS方案的可行性论证 | 第52-53页 |
| 5．3 DDS频率合成器的实现 | 第53-55页 |
| 5．3．1 AD9857控制模块功能需求说明 | 第53页 |
| 5．3．2 模块主要流程图 | 第53-55页 |
| 5．3．3 AD9857的读写数据时序图 | 第55页 |
| 5．4 系统的调试 | 第55-58页 |
| 5．4．1 DDS电路的调试 | 第55-57页 |
| 5．4．2 滤波电路的调试 | 第57-58页 |
| 5．5 系统的测试结果 | 第58-61页 |
| 5．5．1 杂散测试结果 | 第58-59页 |
| 5．5．2 相位噪声测试结果 | 第59-61页 |
| 结束语 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 附录1 DDS频率源原理简图 | 第65-67页 |
| 附录2 DDS频率源控制主程序 | 第67-69页 |