基于单芯片的视频LED网络控制器的研究与开发
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景 | 第7页 |
| ·国内外发展现状 | 第7-9页 |
| ·LED 像素芯片发展现状 | 第7-8页 |
| ·SOPC 发展现状 | 第8页 |
| ·TOE 技术发展现状 | 第8-9页 |
| ·本课题的主要任务 | 第9-11页 |
| 第二章 控制器系统总体方案设计 | 第11-21页 |
| ·系统原理 | 第11页 |
| ·项目需求 | 第11-13页 |
| ·处理器选型 | 第12页 |
| ·系统的功能规划 | 第12-13页 |
| ·系统的软、硬件组成 | 第13-17页 |
| ·系统的硬件构成 | 第13-16页 |
| ·系统的软件组成 | 第16-17页 |
| ·系统的开发工具 | 第17-20页 |
| ·QuartusII 的使用 | 第17-18页 |
| ·SOPC Builder 的使用 | 第18-19页 |
| ·NiosII IDE 的使用 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 系统的硬件和自定义IP 核的设计实现 | 第21-49页 |
| ·SOPC 中DMA 的应用设计 | 第21-24页 |
| ·DMA 的功能 | 第21-22页 |
| ·DMA 的寄存器 | 第22-24页 |
| ·网卡芯片LAN91C111 的应用设计 | 第24-29页 |
| ·LAN91C111 简介 | 第24-25页 |
| ·LAN91C111 与处理器的接口 | 第25-26页 |
| ·LAN91C111 相关寄存器介绍 | 第26-29页 |
| ·IP/UDP 协议接收端的应用设计 | 第29-43页 |
| ·IP 协议简介 | 第29-31页 |
| ·IP 协议处理器特点 | 第31-32页 |
| ·IP/UDP 协议接收端的模块划分 | 第32页 |
| ·输入接口模块的设计和仿真 | 第32-34页 |
| ·缓冲器模块的设计和仿真 | 第34-36页 |
| ·报头校验模块的设计和仿真 | 第36-41页 |
| ·控制状态机模块的设计 | 第41页 |
| ·输出信号产生模块的设计和仿真 | 第41-42页 |
| ·IP/UDP 模块仿真和分析 | 第42-43页 |
| ·数据缓冲器的应用设计 | 第43-47页 |
| ·数据缓冲器的简介和工作原理 | 第43-44页 |
| ·数据缓冲器的模块划分 | 第44-46页 |
| ·数据缓冲器的描述和仿真 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 第四章 网络控制器的软件设计 | 第49-61页 |
| ·HAL 系统库简介 | 第49-50页 |
| ·LAN91C111 驱动程序设计 | 第50-55页 |
| ·软件驱动和硬件的关系 | 第50-52页 |
| ·LAN91C111 的早期收发性能 | 第52-53页 |
| ·LAN91C111 操作流程 | 第53-54页 |
| ·接受一帧数据的处理函数 | 第54-55页 |
| ·DMA 的程序设计 | 第55-59页 |
| ·DMA 发送信道 | 第55-56页 |
| ·DMA 接收信道 | 第56-58页 |
| ·SOPC 中DMA 的HAL 实现 | 第58-59页 |
| ·本章小结 | 第59-61页 |
| 第五章 系统的实现和测试 | 第61-67页 |
| ·实现步骤 | 第61-65页 |
| ·硬件系统编译 | 第61-63页 |
| ·上位机程序和LED 像素芯片 | 第63页 |
| ·系统的整体测试 | 第63-65页 |
| ·系统的参数 | 第65页 |
| ·本章小结 | 第65-67页 |
| 第六章 总结及展望 | 第67-69页 |
| ·总结 | 第67页 |
| ·展望 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 附录：攻读硕士学位期间发表的论文和参与的项目 | 第72页 |
