嵌入式TCP/IP协议的FPGA实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·选题背景 | 第7-8页 |
| ·论文的主要工作 | 第8页 |
| ·论文章节组织 | 第8-9页 |
| 第二章 TCP/IP 协议简介 | 第9-25页 |
| ·TCP/IP 协议体系 | 第9-12页 |
| ·TCP/IP 协议参考模型 | 第9-10页 |
| ·TCP/IP 协议通信过程 | 第10-11页 |
| ·数据包的打包和解包 | 第11-12页 |
| ·数据链路层 | 第12-13页 |
| ·网络层协议 | 第13-17页 |
| ·IP 协议 | 第13-15页 |
| ·ARP 协议 | 第15-16页 |
| ·ICMP 协议 | 第16-17页 |
| ·传输层协议 | 第17-24页 |
| ·用户数据报协议 | 第17-19页 |
| ·传输控制协议 | 第19-24页 |
| ·TCP/IP 应用协议 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第三章 TCP/IP 协议的FPGA 设计 | 第25-35页 |
| ·协议模块结构设计 | 第25-26页 |
| ·TCP 模块设计 | 第26-28页 |
| ·UDP 发送模块 | 第28-29页 |
| ·发送缓冲区 | 第28页 |
| ·UDP 发送状态机 | 第28-29页 |
| ·UDP 检验和计算 | 第29页 |
| ·IP 发送模块 | 第29-30页 |
| ·发送缓冲区 | 第30页 |
| ·IP 发送状态机 | 第30页 |
| ·IP 校验和计算 | 第30页 |
| ·ARP 模块 | 第30-32页 |
| ·主控状态机 | 第31页 |
| ·ARP 表 | 第31-32页 |
| ·ARP 发送状态机 | 第32页 |
| ·ARP 接收状态机 | 第32页 |
| ·接收缓冲区 | 第32页 |
| ·IP 接收模块 | 第32-33页 |
| ·IP 接收状态机 | 第33页 |
| ·IP 校验和计算 | 第33页 |
| ·接收缓冲区 | 第33页 |
| ·UDP 接收模块 | 第33-34页 |
| ·接收缓冲区 | 第34页 |
| ·UDP 接收状态机 | 第34页 |
| ·UDP 校验和计算 | 第34页 |
| ·本章小结 | 第34-35页 |
| 第四章 以太网控制器的FPGA 设计 | 第35-47页 |
| ·简介 | 第35-36页 |
| ·MAC 发送模块 | 第36-41页 |
| ·CRC 生成模块（crc_gen） | 第37-38页 |
| ·随机数生成模块（random_gen） | 第38页 |
| ·发送计数模块（tx_cnt） | 第38-39页 |
| ·发送状态机模块（tx_statem） | 第39-41页 |
| ·MAC 接收模块 | 第41-44页 |
| ·CRC 校验模块 | 第42页 |
| ·地址检查模块 | 第42-43页 |
| ·接收计数器模块 | 第43页 |
| ·接收状态机模块 | 第43-44页 |
| ·MAC 状态模块 | 第44页 |
| ·MAC 控制模块 | 第44-45页 |
| ·发送控制模块 | 第44-45页 |
| ·接收控制模块 | 第45页 |
| ·MII 管理模块 | 第45-46页 |
| ·主机接口模块 | 第46页 |
| ·本章小结 | 第46-47页 |
| 第五章 系统实现方案 | 第47-51页 |
| ·系统连接框图 | 第47页 |
| ·实现结果 | 第47-48页 |
| ·设计验证 | 第48-51页 |
| 结束语 | 第51-53页 |
| 致谢 | 第53-55页 |
| 参考文献 | 第55-57页 |
| 在读期间研究成果 | 第57-58页 |
