| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略词对照表 | 第16-18页 |
| 第1章 绪论 | 第18-26页 |
| 1.1 真随机数产生的意义 | 第18-22页 |
| 1.1.1 量子密钥分发系统对高速真随机数的需求 | 第18-20页 |
| 1.1.2 随机数与随机数产生器 | 第20-22页 |
| 1.2 国内外的研究动态及水平 | 第22-23页 |
| 1.3 随机数产生的关键技术及难点 | 第23页 |
| 1.4 论文的主要工作 | 第23-26页 |
| 第2章 真随机数产生与验证 | 第26-46页 |
| 2.1 基于芯片的真随机数产生方案 | 第26-28页 |
| 2.2 ASIC技术可行性 | 第28-29页 |
| 2.3 基于时钟抖动的真随机数产生方案设计 | 第29-43页 |
| 2.3.1 时钟抖动 | 第30-31页 |
| 2.3.2 理想化模型 | 第31-32页 |
| 2.3.3 真随机数产生器结构设计 | 第32-34页 |
| 2.3.4 环形振荡器的随机抖动源 | 第34-37页 |
| 2.3.5 环形振荡器的数量分析 | 第37-43页 |
| 2.3.6 FPGA原型验证 | 第43页 |
| 2.4 本章小结 | 第43-46页 |
| 第3章 10Gbps真随机数芯片设计 | 第46-62页 |
| 3.1 结构设计 | 第46页 |
| 3.2 基础单元设计 | 第46-50页 |
| 3.2.1 反向器环形振荡器 | 第47页 |
| 3.2.2 异或门网络 | 第47-48页 |
| 3.2.3 后处理结构 | 第48页 |
| 3.2.4 SPI配置结构 | 第48-49页 |
| 3.2.5 输入输出单元 | 第49-50页 |
| 3.3 多通道与最终定型 | 第50-52页 |
| 3.3.1 单通道结构 | 第50页 |
| 3.3.2 多通道结构 | 第50-52页 |
| 3.4 后仿真 | 第52-62页 |
| 第4章 10Gbps真随机数验证系统设计 | 第62-90页 |
| 4.1 验证依据、需求分析 | 第62页 |
| 4.2 基于NI FlexRIO的高速真随机数验证系统 | 第62-74页 |
| 4.2.1 系统硬件组成 | 第63-66页 |
| 4.2.2 系统硬件总体方案设计 | 第66-67页 |
| 4.2.3 系统软件设计 | 第67-73页 |
| 4.2.4 误码率测试 | 第73-74页 |
| 4.3 基于Virtex-6 FPGA的高速真随机数验证系统 | 第74-87页 |
| 4.3.1 总体设计方案 | 第75页 |
| 4.3.2 数据采集模块 | 第75-79页 |
| 4.3.3 数据缓存模块 | 第79-83页 |
| 4.3.4 数据上传模块 | 第83-84页 |
| 4.3.5 网络收发器 | 第84-85页 |
| 4.3.6 上位机程序 | 第85-86页 |
| 4.3.7 误码率测试 | 第86-87页 |
| 4.4 本章小结 | 第87-90页 |
| 第5章 10Gbps真随机数芯片测试 | 第90-98页 |
| 5.1 封装 | 第90页 |
| 5.1.1 流片 | 第90页 |
| 5.1.2 封装 | 第90页 |
| 5.1.3 管脚定义 | 第90页 |
| 5.2 电子学测试 | 第90-92页 |
| 5.2.1 测试目标 | 第90-91页 |
| 5.2.2 测试方案 | 第91页 |
| 5.2.3 测试结果 | 第91-92页 |
| 5.3 真随机数质量验证 | 第92-98页 |
| 5.3.1 测试目标 | 第94页 |
| 5.3.2 测试方案 | 第94-96页 |
| 5.3.3 测试记录 | 第96-98页 |
| 第6章 总结与展望 | 第98-100页 |
| 6.1 本论文内容总结 | 第98-99页 |
| 6.2 展望 | 第99-100页 |
| 参考文献 | 第100-105页 |
| 附录 | 第105-110页 |
| 致谢 | 第110-112页 |
| 在读期间发表的学术论文与取得的研究成果 | 第112页 |