精密仪器中高可靠存储模块的设计与实现
| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 第一章 绪论 | 第9-17页 |
| ·研究背景及意义 | 第9-11页 |
| ·国内外研究现状 | 第11-15页 |
| ·国外研究情况 | 第11-13页 |
| ·国内研究情况 | 第13-14页 |
| ·国外产品使用的先进技术 | 第14-15页 |
| ·高可靠存储模块的需求分析 | 第15-16页 |
| ·主要工作及技术目标 | 第16页 |
| ·内容安排 | 第16-17页 |
| 第二章 系统的总体方案设计 | 第17-29页 |
| ·系统的体系结构设计 | 第17-18页 |
| ·各组成部分的方案设计 | 第18-28页 |
| ·接口方案的选择 | 第18-19页 |
| ·高速缓冲存储器方案的设计 | 第19-21页 |
| ·存储芯片的选型 | 第21-23页 |
| ·FPGA 模块的逻辑功能划分 | 第23-26页 |
| ·FPGA 的配置方案设计 | 第26-27页 |
| ·电源管理模块设计 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 闪存阵列的排布结构设计 | 第29-44页 |
| ·闪存阵列的设计目标 | 第29页 |
| ·闪存芯片的性能分析 | 第29-34页 |
| ·基本操作的速度分析与计算 | 第29-31页 |
| ·单片最大写入速度的实现 | 第31-34页 |
| ·提高闪存阵列读写性能的技术措施 | 第34-37页 |
| ·并行扩展 | 第34-35页 |
| ·流水线操作 | 第35-37页 |
| ·并行闪存阵列排布结构方案设计 | 第37-38页 |
| ·流水线操作下并行结构的性能分析 | 第38-40页 |
| ·闪存阵列的电路设计 | 第40-43页 |
| ·存储芯片的连接电路 | 第40-42页 |
| ·存储芯片与FPGA 的连接 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 闪存阵列接口控制器设计 | 第44-62页 |
| ·接口控制器在系统中的位置 | 第44-45页 |
| ·接口控制器的外部连接 | 第45-47页 |
| ·与Avalon 总线模块的连接 | 第45-46页 |
| ·与闪存阵列的连接 | 第46-47页 |
| ·接口控制器的结构分析 | 第47-50页 |
| ·基本模块划分 | 第47-48页 |
| ·主要寄存器的定义 | 第48-50页 |
| ·基于分级操作的结构原理框图 | 第50页 |
| ·基本功能模块的设计与实现 | 第50-59页 |
| ·主控状态机 | 第50-53页 |
| ·Flash_Reset 子模块 | 第53-54页 |
| ·读Flash ID 子模块 | 第54-55页 |
| ·Erase 擦除子模块 | 第55-56页 |
| ·Program 编程子模块 | 第56-57页 |
| ·Read 读取子模块 | 第57-58页 |
| ·CBP 复制回写子模块 | 第58-59页 |
| ·Status Read 状态查询子模块 | 第59页 |
| ·Nios 控制闪存阵列接口控制器的流程 | 第59-60页 |
| ·本章小结 | 第60-62页 |
| 第五章 仿真与实验 | 第62-70页 |
| ·流水线操作仿真 | 第62-64页 |
| ·流水线编程操作 | 第62页 |
| ·流水线擦除操作 | 第62-63页 |
| ·流水线交替双片编程操作 | 第63-64页 |
| ·时序综合特性报告 | 第64-66页 |
| ·闪存接口控制器的综合特性 | 第64-65页 |
| ·高可靠存储模块系统的综合特性 | 第65-66页 |
| ·系统外特性测试与分析 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| ·主要研究成果 | 第70页 |
| ·下一步工作的展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 附录 | 第74-75页 |
| 发表论文和科研情况说明 | 第75-76页 |
| 致谢 | 第76页 |
