| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 概述 | 第11-20页 |
| ·课题研究的内容 | 第11页 |
| ·课题研究的意义 | 第11-12页 |
| ·HDLC 控制器的发展及现状 | 第12-19页 |
| ·HDLC 协议简介和应用现状 | 第12-13页 |
| ·FPGA 发展及应用现状 | 第13-15页 |
| ·PCI 介绍和技术发展现状分析 | 第15-19页 |
| ·开发环境 | 第19页 |
| ·本论文的主要工作 | 第19-20页 |
| 第二章 HDLC 控制器的主要原理 | 第20-28页 |
| ·内存的数据结构和数据处理 | 第20-22页 |
| ·Data Buffer | 第20页 |
| ·BD 的定义 | 第20-21页 |
| ·发送数据的操作 | 第21-22页 |
| ·接收数据的操作 | 第22页 |
| ·中断机制 | 第22-25页 |
| ·中断事件 | 第22-23页 |
| ·中断相关寄存器 | 第23-24页 |
| ·关于中断屏蔽 | 第24页 |
| ·中断操作流程 | 第24-25页 |
| ·Baud Rate Generator | 第25-28页 |
| ·速率系列 | 第25-27页 |
| ·实现方案 | 第27-28页 |
| 第三章 HDLC 控制器的功能设计与总体设计 | 第28-37页 |
| ·PCI 总线接口 | 第28-29页 |
| ·HDLC Controller | 第29页 |
| ·协议底层支持功能 | 第29页 |
| ·其它功能 | 第29页 |
| ·DMA Controller | 第29-30页 |
| ·本地扩展总线接口 | 第30页 |
| ·通道的启动与停止 | 第30-31页 |
| ·通道的Hold 与Active 状态 | 第30页 |
| ·通道复位寄存器CH＿RSTR | 第30-31页 |
| ·通道启动寄存器CH＿STAR | 第31页 |
| ·HDLC 控制器的结构 | 第31-32页 |
| ·FPGA 的引脚定义 | 第32-35页 |
| ·串行端口管脚 | 第32-33页 |
| ·PCI 总线管脚 | 第33-34页 |
| ·扩展总线接口 | 第34-35页 |
| ·芯片寄存器分配 | 第35-37页 |
| ·通道配置 | 第35-36页 |
| ·时隙配置 | 第36页 |
| ·全局配置 | 第36-37页 |
| 第四章 HDLC 控制器的电路设计 | 第37-56页 |
| ·E1 成帧器 | 第37-38页 |
| ·时隙通道映射 | 第38-40页 |
| ·比特处理 | 第40-42页 |
| ·接收方向 | 第40-41页 |
| ·发送方向 | 第41-42页 |
| ·HDLC 和 Buffer 管理 | 第42-46页 |
| ·轮询机制 | 第43页 |
| ·内部Buffer 数据结构 | 第43-44页 |
| ·接收方向 | 第44-45页 |
| ·发送方向 | 第45页 |
| ·PCI 操作请求 | 第45-46页 |
| ·通道Start 控制 | 第46页 |
| ·DMA 控制器 | 第46-49页 |
| ·Local Master 和 Local Target | 第49-50页 |
| ·扩展总线和事件统计 | 第50页 |
| ·PCI Core | 第50-56页 |
| ·IP Core | 第50-51页 |
| ·PCI 总线读写时序 | 第51-54页 |
| ·PCI 的异常操作处理 | 第54-56页 |
| 第五章 HDLC 控制器的测试和验证 | 第56-61页 |
| ·测试目的 | 第56页 |
| ·测试环境 | 第56-58页 |
| ·测试方法 | 第58-61页 |
| 第六章 结论和展望 | 第61-62页 |
| ·结论 | 第61页 |
| ·展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-64页 |