| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 课题研究的背景及意义 | 第8-9页 |
| 1.2 国内外浮点处理器的研究现状 | 第9-10页 |
| 1.3 本文的主要工作 | 第10-12页 |
| 第二章 浮点数运算执行控制器的设计 | 第12-22页 |
| 2.1 浮点数的表示 | 第12-14页 |
| 2.1.1 单精度浮点数 | 第12页 |
| 2.1.2 双精度浮点数 | 第12-13页 |
| 2.1.3 浮点数的分类 | 第13-14页 |
| 2.2 浮点数加/减运算执行控制器的设计 | 第14-19页 |
| 2.2.1 主要功能 | 第14页 |
| 2.2.2 浮点数加/减运算执行控制器的时序控制图 | 第14-15页 |
| 2.2.3 浮点数加/减运算执行控制器的电路结构 | 第15-19页 |
| 2.3 浮点乘运算执行控制器的设计 | 第19-21页 |
| 2.3.1 主要功能 | 第19页 |
| 2.3.2 浮点数乘运算执行控制器的时序控制图 | 第19-20页 |
| 2.3.3 浮点数加/减运算执行控制器的电路结构 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 单指令多浮点操作数运算控制器的设计 | 第22-45页 |
| 3.1 单指令多浮点操作数加/减运算控制器的设计 | 第22-33页 |
| 3.1.1 主要功能 | 第22页 |
| 3.1.2 加/减运算指令格式的制定 | 第22-23页 |
| 3.1.3 整体结构及功能模块的设计 | 第23-30页 |
| 3.1.4 控制器内部脉冲时序分析 | 第30-33页 |
| 3.2 单指令多浮点操作数乘运算控制器的设计 | 第33-36页 |
| 3.2.1 主要功能 | 第33页 |
| 3.2.2 乘运算指令格式的制定 | 第33-34页 |
| 3.2.3 整体结构及功能模块的设计 | 第34-35页 |
| 3.2.4 控制器内部时序分析 | 第35-36页 |
| 3.3 单指令多浮点操作数除运算控制器的设计 | 第36-44页 |
| 3.3.1 主要功能 | 第36页 |
| 3.3.2 除运算指令格式的制定 | 第36-37页 |
| 3.3.3 整体结构及功能模块的设计 | 第37-42页 |
| 3.3.4 控制器内部脉冲时序分析 | 第42-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 运算控制器的仿真、综合与验证 | 第45-67页 |
| 4.1 测试平台的建立 | 第45页 |
| 4.2 浮点算术运算控制器的仿真 | 第45-58页 |
| 4.2.1 浮点算术运算执行控制器的仿真 | 第46-52页 |
| 4.2.2 单指令多浮点操作数算术运算控制器的仿真 | 第52-58页 |
| 4.3 综合 | 第58-61页 |
| 4.4 FPGA 芯片资源、性能分析与验证 | 第61-66页 |
| 4.5 本章小结 | 第66-67页 |
| 第五章 总结与展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 附录 | 第70-73页 |
| 发表论文和参加科研情况说明 | 第73-74页 |
| 致谢 | 第74页 |