基于FPGA的高性能网络功能加速平台
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-13页 |
| 1.1 课题研究背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 论文研究内容 | 第11页 |
| 1.4 论文组织结构 | 第11-13页 |
| 2 网络功能及FPGA | 第13-20页 |
| 2.1 网络功能 | 第13-16页 |
| 2.2 FPGA | 第16-19页 |
| 2.3 本章小结 | 第19-20页 |
| 3 软硬件结合的网络功能加速平台设计 | 第20-24页 |
| 3.1 软硬件结合的解决方案 | 第20-21页 |
| 3.2 DHL平台 | 第21-22页 |
| 3.3 硬件函数抽象 | 第22-23页 |
| 3.4 DHL运行时环境 | 第23页 |
| 3.5 本章小结 | 第23-24页 |
| 4 DHL平台的实现 | 第24-37页 |
| 4.1 DPDK框架 | 第25-26页 |
| 4.2 数据传输层 | 第26-31页 |
| 4.3 数据隔离 | 第31-32页 |
| 4.4 加速模块和部分重配置 | 第32-34页 |
| 4.5 编程APIs和编程实例 | 第34-36页 |
| 4.6 本章小结 | 第36-37页 |
| 5 实验测试与评估 | 第37-49页 |
| 5.1 实验平台 | 第37-39页 |
| 5.2 实验样例 | 第39-41页 |
| 5.3 网络功能性能测试 | 第41-46页 |
| 5.4 部分重配置评估 | 第46-47页 |
| 5.5 FPGA资源利用率 | 第47-48页 |
| 5.6 开发成本与效率 | 第48页 |
| 5.7 本章小结 | 第48-49页 |
| 6 总结与展望 | 第49-51页 |
| 6.1 总结 | 第49-50页 |
| 6.2 展望 | 第50-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-55页 |
| 附录1 攻读硕士学位期间发表的学术论文 | 第55-56页 |
| 附录2 攻读硕士学位期间申请的国家发明专利 | 第56页 |
