单光子时间分辨成像光谱仪DMD控制系统的研究与设计
致谢 | 第7-8页 |
摘要 | 第8-9页 |
ABSTRACT | 第9页 |
第一章 绪论 | 第16-20页 |
1.1 课题来源及研究背景 | 第16-17页 |
1.1.1 课题来源 | 第16页 |
1.1.2 研究背景 | 第16-17页 |
1.2 课题研究的意义 | 第17页 |
1.3 国内外研究现状 | 第17-18页 |
1.4 课题研究的主要内容及论文章节安排 | 第18-20页 |
第二章 DMD控制系统简介 | 第20-28页 |
2.1 DMD相关理论 | 第20-24页 |
2.1.1 发展历程 | 第20页 |
2.1.2 结构特点 | 第20-23页 |
2.1.3 工作原理 | 第23-24页 |
2.2 系统设计 | 第24-27页 |
2.2.1 单光子时间分辨成像光谱仪原理 | 第24-26页 |
2.2.2 DMD控制系统设计 | 第26-27页 |
2.3 本章小结 | 第27-28页 |
第三章 DMD控制系统硬件设计 | 第28-45页 |
3.1 DMD控制系统硬件框图 | 第28页 |
3.2 核心处理模块 | 第28-32页 |
3.2.1 FPGA器件选型 | 第28-30页 |
3.2.2 FPGA配置电路 | 第30-32页 |
3.3 DDR3接口模块 | 第32-34页 |
3.3.1 DDR3引脚介绍 | 第32-33页 |
3.3.2 DDR3带宽计算 | 第33页 |
3.3.3 DDR3走线要求 | 第33-34页 |
3.4 USB3.0接口模块设计 | 第34-39页 |
3.4.1 USB3.0接口芯片介绍 | 第34-36页 |
3.4.2 CYUSB3014时钟设计 | 第36-37页 |
3.4.3 CYUSB3014芯片电压说明 | 第37-38页 |
3.4.4 USB接口引脚介绍 | 第38-39页 |
3.5 电源模块设计 | 第39-42页 |
3.5.1 FPGA电压分类 | 第39-40页 |
3.5.2 开关式DC-DC电源介绍 | 第40-42页 |
3.6 板级信号测试与分析 | 第42-44页 |
3.7 本章小结 | 第44-45页 |
第四章 DMD控制系统软件设计 | 第45-66页 |
4.1 DMD控制系统软件结构框架 | 第45-46页 |
4.2 USB通信模块 | 第46-49页 |
4.2.1 USB通信模块接口设计 | 第46-47页 |
4.2.2 同步从设备读写时序 | 第47-49页 |
4.3 RS232串口模块 | 第49-52页 |
4.3.1 RS232接口信号 | 第49-50页 |
4.3.2 RS232发送模块接口 | 第50-51页 |
4.3.3 RS232接收模块接口 | 第51-52页 |
4.4 D4100模块 | 第52-58页 |
4.4.1 D4100模块组成介绍 | 第52-53页 |
4.4.2 DMD模块接口信号说明 | 第53-56页 |
4.4.3 DMD内部状态机说明 | 第56-58页 |
4.5 DDR3缓存模块 | 第58-63页 |
4.5.1 DDR3模块接口说明 | 第58-60页 |
4.5.2 DDR3用户接口读写时序说明 | 第60-62页 |
4.5.3 DMD控制系统中DDR3模块设计 | 第62-63页 |
4.6 上位机界面介绍 | 第63-64页 |
4.7 本章小结 | 第64-66页 |
第五章 仿真与验证 | 第66-75页 |
5.1 USB接口模式仿真 | 第66-68页 |
5.2 RS232串口模块仿真 | 第68-69页 |
5.2.1 波特率时钟仿真 | 第68页 |
5.2.2 RS232串口发送模块仿真 | 第68页 |
5.2.3 RS232串口接收模块仿真 | 第68-69页 |
5.3 DDR3缓存模块仿真 | 第69-71页 |
5.3.1 DDR3初始化完成信号仿真 | 第69页 |
5.3.2 DDR3读写通道仿真 | 第69-70页 |
5.3.3 DDR3 FIFO接口仿真 | 第70-71页 |
5.4 DMD控制器仿真 | 第71-73页 |
5.4.1 主控模块仿真 | 第71-72页 |
5.4.2 DMD控制器顶层模块仿真 | 第72-73页 |
5.5 验证 | 第73-74页 |
5.6 本章小结 | 第74-75页 |
第六章 总结与展望 | 第75-77页 |
6.1 总结 | 第75-76页 |
6.2 展望 | 第76-77页 |
参考文献 | 第77-80页 |
附录 | 第80-88页 |
攻读硕士学位期间的学术活动及成果情况 | 第88-89页 |