一种波形隐身通信发射机教学实验系统的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 课题研究背景及意义 | 第10页 |
| 1.2 波形隐身通信的研究现状和发展趋势 | 第10-12页 |
| 1.3 教学实验系统的研究与应用 | 第12-13页 |
| 1.4 本文主要研究内容 | 第13-15页 |
| 第二章 波形隐身通信发射机实验教学系统的理论基础 | 第15-26页 |
| 2.1 波形隐身通信系统的基本原理 | 第15-19页 |
| 2.1.1 隐身通信系统模型 | 第15页 |
| 2.1.2 信息及其度量 | 第15-17页 |
| 2.1.3 信道 | 第17-18页 |
| 2.1.4 调制与解调 | 第18-19页 |
| 2.2 波形隐身通信实验系统的关键技术 | 第19-22页 |
| 2.2.1 信道编码技术 | 第19-20页 |
| 2.2.2 扩频技术 | 第20页 |
| 2.2.3 调制技术 | 第20-21页 |
| 2.2.4 跳频技术 | 第21-22页 |
| 2.3 波形隐身通信实验系统的性能指标 | 第22-25页 |
| 2.3.1 隐身波形通信性能表征参数 | 第23-24页 |
| 2.3.2 隐身波形隐身性能表征参数 | 第24-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 波形隐身通信实验系统的设计 | 第26-37页 |
| 3.1 实验平台的设计要求 | 第26-28页 |
| 3.2 系统设计方案 | 第28-31页 |
| 3.2.1 硬件设计方案 | 第28-31页 |
| 3.2.2 软件设计方案 | 第31页 |
| 3.3 PCIE总线技术 | 第31-34页 |
| 3.4 实验平台选型 | 第34-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第四章 驱动开发及上位机设计 | 第37-60页 |
| 4.1 PCI-e3.0总线的驱动设计 | 第37-52页 |
| 4.1.1 Windows平台下驱动开发 | 第37-38页 |
| 4.1.2 硬件板卡测试及驱动生成 | 第38-42页 |
| 4.1.3 WinDriver驱动设计流程 | 第42-43页 |
| 4.1.4 WinDriver驱动开发环境配置 | 第43-46页 |
| 4.1.5 板卡的锁定及打开 | 第46-48页 |
| 4.1.6 寄存器读写 | 第48-49页 |
| 4.1.7 DMA高速传输通道的设计及优化 | 第49-52页 |
| 4.2 上位机的设计及实现 | 第52-59页 |
| 4.2.1 上位机界面 | 第52-54页 |
| 4.2.2 参数分解界面 | 第54-58页 |
| 4.2.3 实时波形显示 | 第58-59页 |
| 4.3 本章小结 | 第59-60页 |
| 第五章 测试结果及分析 | 第60-69页 |
| 5.1 驱动及传输性能结果与分析 | 第60-63页 |
| 5.2 参数分解界面功能测试 | 第63-65页 |
| 5.3 教学实验平台整体测试 | 第65-68页 |
| 5.4 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 6.1 课题研究的主要成果 | 第69页 |
| 6.2 课题研究的局限性 | 第69-70页 |
| 6.3 课题展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻读学位期间发表的学术论文(硕士) | 第74-75页 |
| 致谢 | 第75页 |
