基于FPGA的虚拟平台硬件仿真加速单元的设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题背景与研究意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-16页 |
| 1.2.1 国外研究现状 | 第11-13页 |
| 1.2.2 国内研究现状 | 第13-15页 |
| 1.2.3 国内外综述 | 第15-16页 |
| 1.3 本文主要研究内容 | 第16-17页 |
| 第2章 整体架构的设计方案 | 第17-27页 |
| 2.1 虚拟平台的介绍 | 第17-19页 |
| 2.2 混合虚拟平台的整体架构 | 第19-23页 |
| 2.2.1 模拟器部分 | 第19-20页 |
| 2.2.2 RTL仿真部分 | 第20-21页 |
| 2.2.3 通信部分 | 第21-23页 |
| 2.2.4 整体结构 | 第23页 |
| 2.3 通信协议与数据帧格式 | 第23-26页 |
| 2.3.1 通信协议 | 第24-25页 |
| 2.3.2 数据帧格式 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第3章 软硬件通信接口的实现 | 第27-40页 |
| 3.1 QEMU侧接口的实现 | 第27-35页 |
| 3.1.1 QEMU的建模框架 | 第27-30页 |
| 3.1.2 通信接口设备的实现 | 第30-35页 |
| 3.2 FPGA侧接口的实现 | 第35-39页 |
| 3.2.1 SoPC硬件平台 | 第35-36页 |
| 3.2.2 SoPC软件环境 | 第36-39页 |
| 3.3 本章小结 | 第39-40页 |
| 第4章 虚拟平台配置机制的实现 | 第40-50页 |
| 4.1 设备树的引入 | 第40-42页 |
| 4.2 QEMU协程的实现 | 第42-46页 |
| 4.2.1 协程的后端 | 第42-44页 |
| 4.2.2 协程的API | 第44-46页 |
| 4.3 虚拟平台的初始化 | 第46-48页 |
| 4.3.1 设备树的遍历 | 第46页 |
| 4.3.2 设备的创建 | 第46-48页 |
| 4.3.3 中断的连接 | 第48页 |
| 4.4 本章小结 | 第48-50页 |
| 第5章 功能验证与性能评估 | 第50-61页 |
| 5.1 功能验证 | 第50-58页 |
| 5.1.1 验证环境的搭建 | 第50-52页 |
| 5.1.2 基本功能的验证 | 第52-56页 |
| 5.1.3 配置机制的验证 | 第56-58页 |
| 5.2 性能评估 | 第58-60页 |
| 5.2.1 性能测试 | 第58-59页 |
| 5.2.2 性能分析 | 第59-60页 |
| 5.3 本章小结 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 致谢 | 第66页 |
