| 摘要 | 第4-6页 |
| ABSTRACT | 第6页 |
| 第1章 引言 | 第9-14页 |
| 1.1 研究背景 | 第9-10页 |
| 1.1.1 数字电视的现状及发展趋势 | 第9页 |
| 1.1.2 网络电视的现状和发展趋势 | 第9-10页 |
| 1.2 研究现状及本系统的研究意义 | 第10-11页 |
| 1.3 本文所做的工作 | 第11页 |
| 1.4 系统的应用前景 | 第11-12页 |
| 1.5 论文各章节内容 | 第12-14页 |
| 第2章 相关标准和技术简介 | 第14-18页 |
| 2.1 相关标准介绍 | 第14-15页 |
| 2.1.1 DVB 简介 | 第14页 |
| 2.1.2 MPEG-2 和 TS 简介 | 第14-15页 |
| 2.2 相关技术简介 | 第15-18页 |
| 2.2.1 FPGA 和 SOC | 第15-16页 |
| 2.2.2 软硬件协同设计 | 第16-18页 |
| 第3章 系统总体结构 | 第18-23页 |
| 3.1 系统的总体架构 | 第18-20页 |
| 3.2 R8051XC2 | 第20-21页 |
| 3.3 TS 流接口与数据缓冲方式的选择 | 第21-22页 |
| 3.3.1 TS 流接口分析 | 第21页 |
| 3.3.2 FIFO 和 RAM 的比较 | 第21-22页 |
| 3.3.3 本系统中使用的 TS 接口和数据缓冲方式 | 第22页 |
| 3.4 本章小结 | 第22-23页 |
| 第4章 系统中各模块间的通信设计 | 第23-37页 |
| 4.1 处理器与各模块的通信设计与实现 | 第23-26页 |
| 4.1.1 使用 EMIF 接口实现通信 | 第23-24页 |
| 4.1.2 系统中的地址空间分配 | 第24-26页 |
| 4.1.3 DMA 的使用 | 第26页 |
| 4.2 异步时钟域的通信 | 第26-32页 |
| 4.2.1 亚稳态 | 第27页 |
| 4.2.2 同步电路 | 第27-29页 |
| 4.2.3 握手机制 | 第29-31页 |
| 4.2.4 系统中异步时钟域通信的实现 | 第31-32页 |
| 4.3 网络接口的实现 | 第32-36页 |
| 4.3.1 介质控制子层（MAC）的功能分析 | 第32-33页 |
| 4.3.2 MAC 模块的实现 | 第33-36页 |
| 4.4 本章小结 | 第36-37页 |
| 第5章 TS 流接口和网络协议的实现 | 第37-50页 |
| 5.1 读写控制模块 | 第37-40页 |
| 5.1.1 乒乓操作 | 第37-38页 |
| 5.1.2 读写控制模块的实现 | 第38-40页 |
| 5.2 双端口 RAM | 第40-41页 |
| 5.3 TS 接收模块 | 第41-44页 |
| 5.3.1 SPI 时序分析 | 第41-42页 |
| 5.3.2 TS 包完整性保证机制的实现 | 第42页 |
| 5.3.3 TS 接收模块的实现 | 第42-44页 |
| 5.4 TS 流网络传输的实现 | 第44-49页 |
| 5.4.1 网络协议的确定 | 第44-47页 |
| 5.4.2 本系统中的实现方式 | 第47-49页 |
| 5.5 本章小结 | 第49-50页 |
| 第6章 系统实现及运行流程 | 第50-55页 |
| 6.1 系统的硬件及开发环境 | 第50页 |
| 6.2 系统的资源分配 | 第50页 |
| 6.3 系统的运行流程 | 第50-52页 |
| 6.4 系统的状态转换图 | 第52-54页 |
| 6.5 本章小结 | 第54-55页 |
| 第7章 调试分析与运行结果 | 第55-58页 |
| 第8章 总结与展望 | 第58-59页 |
| 8.1 总结 | 第58页 |
| 8.2 展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-61页 |