| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 1 绪论 | 第9-13页 |
| 1.1 课题研究背景及来源 | 第9页 |
| 1.2 课题研究目的及意义 | 第9-10页 |
| 1.3 研究现状及发展趋势 | 第10-12页 |
| 1.3.1 数据传输系统的发展动态 | 第10-11页 |
| 1.3.2 信道编码技术的发展动态 | 第11-12页 |
| 1.4 本课题研究内容和论文结构 | 第12-13页 |
| 2 数据传输平台的搭建 | 第13-27页 |
| 2.1 数据传输平台总体方案设计 | 第13-14页 |
| 2.2 高速串行总线传输方案设计 | 第14-16页 |
| 2.3 高速串行总线传输硬件设计 | 第16-22页 |
| 2.3.1 电源隔离收发器ADM2682E的电路设计 | 第16-17页 |
| 2.3.2 HOTLink收发器CY7B923/933的电路设计 | 第17-20页 |
| 2.3.3 LVDS传输驱动器和均衡器的电路设计 | 第20-22页 |
| 2.4 高速串行总线传输软件设计 | 第22-26页 |
| 2.4.1 数据帧结构设计 | 第22-24页 |
| 2.4.2 HOTLink收发器CY7B923/933的逻辑设计 | 第24-25页 |
| 2.4.3 LVDS串化器和解串器的逻辑设计 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 3 高速串行总线传输的优化设计 | 第27-45页 |
| 3.1 传输测试与分析 | 第27-29页 |
| 3.2 优化设计的方向 | 第29-33页 |
| 3.2.1 信号的衰减和畸变 | 第29-32页 |
| 3.2.2 信号的完整性 | 第32-33页 |
| 3.3 纠错方案设计 | 第33-37页 |
| 3.3.1 纠错方案选择 | 第33-35页 |
| 3.3.2 反馈纠错机制的实施方法 | 第35-37页 |
| 3.4 纠错方案的关键技术 | 第37-44页 |
| 3.4.1 校验码方案选择 | 第37-39页 |
| 3.4.2 CRC校验的优化设计 | 第39-44页 |
| 3.5 本章小结 | 第44-45页 |
| 4 高速串行总线传输优化后的软件设计 | 第45-54页 |
| 4.1 传输协议的重定义 | 第45页 |
| 4.2 发送方逻辑设计 | 第45-48页 |
| 4.3 接收方逻辑设计 | 第48-50页 |
| 4.4 时序分析与优化设计 | 第50-53页 |
| 4.5 本章小结 | 第53-54页 |
| 5 高速串行总线传输优化后的测试与分析 | 第54-62页 |
| 5.1 测试平台搭建 | 第54-56页 |
| 5.2 远距离传输测试 | 第56-57页 |
| 5.3 测试结果分析 | 第57-61页 |
| 5.4 本章小结 | 第61-62页 |
| 6 结论与展望 | 第62-64页 |
| 6.1 研究结论 | 第62页 |
| 6.2 工作展望 | 第62-64页 |
| 参考文献 | 第64-69页 |
| 攻读硕士期间发表的论文及所参与的研究工作 | 第69-70页 |
| 致谢 | 第70-71页 |
