| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景及研究意义 | 第8-9页 |
| 1.2 国内外研发历史与现状 | 第9-12页 |
| 1.3 本文研究内容 | 第12-13页 |
| 第2章 模数转换器概述 | 第13-21页 |
| 2.1 ADC性能参数 | 第13-14页 |
| 2.1.1 ADC静态性能参数 | 第13-14页 |
| 2.1.2 ADC动态性能参数 | 第14页 |
| 2.2 ADC结构概述 | 第14-20页 |
| 2.2.1 全闪速ADC | 第14-16页 |
| 2.2.2 两步法ADC | 第16页 |
| 2.2.3 折叠ADC | 第16-17页 |
| 2.2.4 逐次逼近ADC | 第17-18页 |
| 2.2.5 流水线ADC | 第18-19页 |
| 2.2.6 过采样ADC | 第19-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第3章 Pipeline ADC的基本原理 | 第21-40页 |
| 3.1 数字校正 | 第21-23页 |
| 3.2 Pipeline ADC的电路单元 | 第23-31页 |
| 3.2.1 开关电容MDAC | 第23-28页 |
| 3.2.2 采样保持电路 | 第28-31页 |
| 3.3 Pipeline ADC中的非理想误差 | 第31-38页 |
| 3.3.1 比较器失调电压引入的误差 | 第31-32页 |
| 3.3.2 热噪声（k T/C噪声） | 第32页 |
| 3.3.3 开关引入的误差 | 第32-34页 |
| 3.3.4 运放引入的误差 | 第34-36页 |
| 3.3.5 电容失配引入的误差 | 第36-38页 |
| 3.3.6 时钟抖动引入的误差 | 第38页 |
| 3.4 本章小结 | 第38-40页 |
| 第4章 Pipeline ADC的关键模块电路的设计 | 第40-55页 |
| 4.1 比较器的设计与仿真 | 第40-45页 |
| 4.2 子ADC电路的设计与仿真 | 第45-49页 |
| 4.3 子DAC电路的设计与仿真 | 第49-51页 |
| 4.4 1.5bit/stage仿真结果及其分析 | 第51-52页 |
| 4.5 数字延迟校准寄存器阵列的设计 | 第52-54页 |
| 4.6 本章小结 | 第54-55页 |
| 第5章 Pipeline ADC的版图设计和仿真 | 第55-64页 |
| 5.1 Pipeline ADC的版图设计 | 第55-61页 |
| 5.1.1 模拟IC版图设计基本规则及其注意事项 | 第55-58页 |
| 5.1.2 Pipeline ADC的主要模块版图 | 第58-61页 |
| 5.2 Pipeline ADC的整体仿真 | 第61-63页 |
| 5.3 本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-71页 |
| 致谢 | 第71页 |