| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题来源 | 第9页 |
| 1.2 课题研究背景与意义 | 第9-11页 |
| 1.3 国内外研究现状及发展趋势 | 第11-13页 |
| 1.4 论文研究内容与结构 | 第13-15页 |
| 第2章 VSAT调制解调器的系统分析与设计 | 第15-25页 |
| 2.1 VSAT卫星通信系统模型 | 第15-16页 |
| 2.2 QPSK调制解调原理 | 第16-18页 |
| 2.3 QPSK调制解调器设计方案选择 | 第18-20页 |
| 2.4 系统开发需求分析与实现架构设计 | 第20-23页 |
| 2.5 调制解调器数据处理过程设计 | 第23-24页 |
| 2.6 本章小结 | 第24-25页 |
| 第3章 VSAT调制解调器硬件设计 | 第25-60页 |
| 3.1 系统的整体框架设计 | 第25-26页 |
| 3.2 原理图设计 | 第26-38页 |
| 3.2.1 电源设计 | 第26-30页 |
| 3.2.2 复位设计 | 第30-32页 |
| 3.2.3 时钟分配设计 | 第32-34页 |
| 3.2.4 FPGA配置模式设计 | 第34-36页 |
| 3.2.5 DDR3电路原理图设计 | 第36-37页 |
| 3.2.6 串口通信设计及PCIe设计 | 第37-38页 |
| 3.3 PCB完整性设计 | 第38-59页 |
| 3.3.1 仿真模型介绍 | 第39-40页 |
| 3.3.2 信号完整性关键信号前仿真约束 | 第40-48页 |
| 3.3.3 电源完整性仿真电源叠层及电容器布局 | 第48-56页 |
| 3.3.4 信号完整性仿真布局布线后仿真验证PCB设计 | 第56-59页 |
| 3.4 本章小结 | 第59-60页 |
| 第4章 VSAT调制解调器调试与验证 | 第60-76页 |
| 4.1 VSAT调制解调器FPGA测试逻辑设计 | 第60-69页 |
| 4.1.1 CLK时钟树设计 | 第60-62页 |
| 4.1.2 DSP JTAG及启动逻辑设计 | 第62-63页 |
| 4.1.3 TDP RAM挂载设计 | 第63-67页 |
| 4.1.4 Flash CTL设计 | 第67-68页 |
| 4.1.5 串口通信设计 | 第68-69页 |
| 4.2 硬件测试 | 第69-72页 |
| 4.3 整机测试 | 第72-75页 |
| 4.4 本章小结 | 第75-76页 |
| 第5章 总结与展望 | 第76-78页 |
| 5.1 总结 | 第76-77页 |
| 5.2 展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |