2048点复数FFT的ASIC设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第11-18页 |
| 1.1 选题背景和意义 | 第11-12页 |
| 1.2 国内外发展和研究状况 | 第12-16页 |
| 1.2.1 FFT的算法研究现状 | 第12-13页 |
| 1.2.2 FFT处理器的研究现状 | 第13-16页 |
| 1.3 论文的主要工作和安排 | 第16-18页 |
| 第2章 FFT的算法原理及实现架构 | 第18-31页 |
| 2.1 快速傅里叶变换原理 | 第18页 |
| 2.2 FFT算法综述 | 第18-26页 |
| 2.2.1 基-2FFT算法 | 第18-20页 |
| 2.2.2 基-4算法 | 第20-22页 |
| 2.2.3 滑窗FFT算法 | 第22-23页 |
| 2.2.4 组合数FFT算法简述 | 第23-25页 |
| 2.2.5 各类算法的运算量比较 | 第25-26页 |
| 2.3 2048点FFT处理器的硬件架构 | 第26-30页 |
| 2.3.1 递归结构 | 第27页 |
| 2.3.2 级联结构 | 第27-28页 |
| 2.3.3 并行结构 | 第28-29页 |
| 2.3.4 阵列结构 | 第29页 |
| 2.3.5 结论 | 第29-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第3章 2048点FFT处理器的设计方案 | 第31-61页 |
| 3.1 总体概述 | 第31-34页 |
| 3.1.1 FFT处理器的总体设计原理 | 第31页 |
| 3.1.2 FFT处理器的总体方案设计 | 第31-34页 |
| 3.2 ASIC开发流程 | 第34-36页 |
| 3.2.1 规格定义 | 第34页 |
| 3.2.2 工艺选择 | 第34-35页 |
| 3.2.3 架构选择 | 第35页 |
| 3.2.4 电路设计 | 第35页 |
| 3.2.5 设计验证 | 第35-36页 |
| 3.2.6 测试 | 第36页 |
| 3.3 蝶形运算单元 | 第36-48页 |
| 3.3.1 高速定点加法器的设计 | 第37-42页 |
| 3.3.2 高速定点乘法器的设计 | 第42-46页 |
| 3.3.3 复数乘法器的实现和优化 | 第46-48页 |
| 3.4 数据存取单元 | 第48-57页 |
| 3.4.1 地址产生原理 | 第48-51页 |
| 3.4.2 输入数据地址产生单元 | 第51-52页 |
| 3.4.3 FFT运算地址产生单元 | 第52-56页 |
| 3.4.4 输出数据整序单元 | 第56-57页 |
| 3.5 旋转因子寻址单元 | 第57-60页 |
| 3.6 本章小结 | 第60-61页 |
| 第4章 FFT处理器的实现和验证 | 第61-73页 |
| 4.1 FFT处理器的FPGA实现 | 第61-64页 |
| 4.1.1 数据存取模块 | 第61-62页 |
| 4.1.2 旋转因子寻址模块 | 第62-63页 |
| 4.1.3 蝶形运算模块 | 第63页 |
| 4.1.4 2048点数据FFT结果产生模块 | 第63-64页 |
| 4.2 FFT处理器的结果验证 | 第64-72页 |
| 4.2.1 单频正弦信号的测试 | 第64-68页 |
| 4.2.2 叠加两个单频信号的测试 | 第68-70页 |
| 4.2.3 叠加随机噪声的两个单频信号的测试 | 第70-72页 |
| 4.3 本章小结 | 第72-73页 |
| 第5章 总结与展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77页 |
