| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 研究内容与创新点 | 第10-11页 |
| 1.2.1 课题的研究内容 | 第10-11页 |
| 1.2.2 课题的创新点 | 第11页 |
| 1.3 论文结构 | 第11-12页 |
| 第二章 概念介绍和相关工作 | 第12-21页 |
| 2.1 定义 | 第12-13页 |
| 2.1.1 单向函数（one-way function） | 第12页 |
| 2.1.2 物理随机函数 | 第12-13页 |
| 2.1.3 芯片指纹 | 第13页 |
| 2.2 芯片指纹提取技术 | 第13-15页 |
| 2.2.1 芯片的制造差异 | 第13-14页 |
| 2.2.2 激励——响应对 | 第14页 |
| 2.2.3 芯片指纹提取技术 | 第14页 |
| 2.2.4 芯片指纹提取技术评价 | 第14-15页 |
| 2.3 国内外研究现状 | 第15-19页 |
| 2.3.1 国内研究现状 | 第15页 |
| 2.3.2 国际研究现状 | 第15-19页 |
| 2.4 本章总结 | 第19-21页 |
| 第三章 芯片指纹提取技术的系统设计 | 第21-36页 |
| 3.1 基于D 触发器的芯片指纹提取技术方案 | 第21-30页 |
| 3.1.1 本方案的总体设计 | 第21-22页 |
| 3.1.2 传输信号生成模块 | 第22-23页 |
| 3.1.3 激励信号生成模块 | 第23-24页 |
| 3.1.4 时延通路模块 | 第24-26页 |
| 3.1.5 仲裁器模块 | 第26-28页 |
| 3.1.6 方案优点分析 | 第28-30页 |
| 3.1.7 本方案提取的芯片指纹 | 第30页 |
| 3.2 内置仲裁器的芯片指纹提取技术方案 | 第30-35页 |
| 3.2.1 内置仲裁器的芯片指纹提取技术方案总体设计 | 第31页 |
| 3.2.2 时延通路模块和开关设计 | 第31-33页 |
| 3.2.3 方案优缺点分析 | 第33-35页 |
| 3.3 本章小结 | 第35-36页 |
| 第四章 基于FPGA 的芯片指纹提取技术原型实现和测试 | 第36-54页 |
| 4.1 FPGA 简介 | 第36-38页 |
| 4.1.1 FPGA 结构和原理 | 第36-37页 |
| 4.1.2 Spartan-3E 系列 FPGA | 第37-38页 |
| 4.2 FPGA 的设计流程 | 第38-40页 |
| 4.3 系统软硬件开发平台 | 第40-42页 |
| 4.3.1 FPGA 芯片选型 | 第40-41页 |
| 4.3.2 硬件开发板 | 第41页 |
| 4.3.3 系统软件平台 | 第41-42页 |
| 4.4 芯片指纹提取技术的FPGA 实现 | 第42-49页 |
| 4.4.1 基于D 触发器芯片指纹提取技术的FPGA 实现 | 第42-47页 |
| 4.4.2 内置仲裁器芯片指纹提取技术的FPGA 实现 | 第47-49页 |
| 4.5 芯片指纹提取技术的测试与分析 | 第49-54页 |
| 4.5.1 测试方法 | 第49页 |
| 4.5.2 基于D 触发器芯片指纹提取技术的测试与分析 | 第49-52页 |
| 4.5.3 内置仲裁器的芯片指纹提取技术的测试与分析 | 第52-54页 |
| 第五章 芯片指纹的安全应用 | 第54-61页 |
| 5.1 DAS 认证方案及其安全性分析 | 第54-56页 |
| 5.1.1 认证方案 | 第54-55页 |
| 5.1.2 安全性分析 | 第55-56页 |
| 5.2 基于芯片指纹的身份认证方案 | 第56-58页 |
| 5.3 基于芯片指纹的身份认证方案的安全性分析 | 第58-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 课题总结 | 第61页 |
| 6.2 课题展望 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66-67页 |
| 攻读学位期间发表的学术论文目录 | 第67页 |
