椭圆曲线密码处理器关键技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-16页 |
| 1.3 课题研究内容及本文创新点 | 第16-17页 |
| 1.3.1 研究内容 | 第16页 |
| 1.3.2 本文创新点 | 第16-17页 |
| 1.4 论文结构 | 第17-18页 |
| 第二章 椭圆曲线密码处理特征研究 | 第18-33页 |
| 2.1 椭圆曲线密码基础理论 | 第18-20页 |
| 2.1.1 椭圆曲线密码简介 | 第18-19页 |
| 2.1.2 椭圆曲线密码运算层次 | 第19-20页 |
| 2.2 椭圆曲线密码系统级特征研究 | 第20-28页 |
| 2.2.1 应用层特征研究 | 第20-22页 |
| 2.2.2 群运算层特征研究 | 第22-25页 |
| 2.2.3 曲线层特征研究 | 第25-27页 |
| 2.2.4 系统级特征总结 | 第27-28页 |
| 2.3 椭圆曲线密码模块级特征研究 | 第28-32页 |
| 2.3.1 有限域基本运算 | 第28-29页 |
| 2.3.2 有限域运算算法 | 第29-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 椭圆曲线密码处理器体系结构研究与设计 | 第33-53页 |
| 3.1 异构双路并行体系结构 | 第33-38页 |
| 3.1.1 仿射坐标下点加和倍点调度模型 | 第33-36页 |
| 3.1.2 异构双路并行功能单元配置方案 | 第36-38页 |
| 3.2 VLIW-matrix指令执行模式 | 第38-44页 |
| 3.2.1 椭圆曲线密码基础指令模型 | 第39-40页 |
| 3.2.2 VLIW-matrix指令模型研究 | 第40-42页 |
| 3.2.3 VLIW-matrix指令束结构 | 第42-44页 |
| 3.3 分层分簇式存储结构 | 第44-52页 |
| 3.3.1 分层式存储结构 | 第44-45页 |
| 3.3.2 分簇式寄存器堆 | 第45-46页 |
| 3.3.3 向量结构存储器 | 第46-52页 |
| 3.4 本章小结 | 第52-53页 |
| 第四章 椭圆曲线密码处理器运算单元研究与设计 | 第53-73页 |
| 4.1 基于双比特扫描的高速模除单元 | 第53-63页 |
| 4.1.1 模除单元设计思路 | 第53-54页 |
| 4.1.2 双比特扫描模除算法 | 第54-58页 |
| 4.1.3 高速模除单元设计 | 第58-63页 |
| 4.2 基于双比特扫描的快速模乘单元 | 第63-66页 |
| 4.2.1 模乘单元设计思路 | 第63-64页 |
| 4.2.2 双比特扫描模乘算法 | 第64-65页 |
| 4.2.3 快速模乘单元设计 | 第65-66页 |
| 4.3 基于模除结构的统一功能单元 | 第66-68页 |
| 4.3.1 模加功能实现 | 第66-67页 |
| 4.3.2 统一功能单元 | 第67-68页 |
| 4.4 椭圆曲线密码运算单元性能评估 | 第68-72页 |
| 4.5 本章小结 | 第72-73页 |
| 第五章 椭圆曲线密码处理器实现、验证与性能评估 | 第73-81页 |
| 5.1 椭圆曲线密码处理器系统实现 | 第73页 |
| 5.1.1 FPGA实现 | 第73页 |
| 5.1.2 ASIC实现 | 第73页 |
| 5.2 椭圆曲线密码处理器系统验证 | 第73-77页 |
| 5.2.1 软件模拟 | 第73-75页 |
| 5.2.2 硬件仿真 | 第75-77页 |
| 5.2.3 FPGA验证 | 第77页 |
| 5.3 椭圆曲线密码处理器性能评估 | 第77-80页 |
| 5.4 本章小结 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 总结 | 第81页 |
| 6.2 展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 作者简历 | 第87页 |
