基于FPGA的宽带电力线通信调制解调软核设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题来源及意义 | 第9页 |
| ·国内外研究现状 | 第9-12页 |
| ·电力线通信接入技术 | 第9-11页 |
| ·可复用IP | 第11-12页 |
| ·本文主要工作 | 第12页 |
| ·本章小结 | 第12-13页 |
| 第2章 BPL网络特性分析 | 第13-22页 |
| ·宽带电力线通信 | 第13-14页 |
| ·PLC接入网 | 第14-15页 |
| ·PLC传输信道特性 | 第15-20页 |
| ·信道特性 | 第15-16页 |
| ·PLC传输电缆特性 | 第16-18页 |
| ·PLC信道建模 | 第18-19页 |
| ·干扰特性 | 第19-20页 |
| ·宽带PLC基带系统的实现 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 系统的总体设计 | 第22-33页 |
| ·OFDM系统的数学模型 | 第22-27页 |
| ·基本原理 | 第22-23页 |
| ·OFDM符号的产生 | 第23-25页 |
| ·OFDM系统架构 | 第25-27页 |
| ·系统主要参数设计 | 第27页 |
| ·设计标准及平台 | 第27-29页 |
| ·基带处理器的工作时钟 | 第29-30页 |
| ·工作时钟设计 | 第29页 |
| ·时钟调节模块结构 | 第29-30页 |
| ·基带处理器系统结构 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第4章 OFDM调制解调系统的设计实现 | 第33-59页 |
| ·训练序列发生模块 | 第33-35页 |
| ·数据符号发生模块 | 第35-45页 |
| ·控制符号 | 第35-36页 |
| ·数据符号 | 第36-45页 |
| ·符号同步模块 | 第45-50页 |
| ·算法分析 | 第45-47页 |
| ·硬件实现 | 第47-49页 |
| ·同步效果 | 第49-50页 |
| ·VITERBI译码 | 第50-58页 |
| ·Viterbi译码算法 | 第50-53页 |
| ·译码器模块设计 | 第53-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 系统仿真及通用化设计 | 第59-66页 |
| ·系统仿真验证 | 第59-61页 |
| ·基于MYHDL的通用性设计 | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 第6章 总结与展望 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 附录一 | 第71-76页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第76-77页 |
| 攻读硕士学位期间参加的科研工作 | 第77-78页 |
| 致谢 | 第78页 |
